KR880009520A - 디지탈 데이타 메모리 시스템 - Google Patents
디지탈 데이타 메모리 시스템 Download PDFInfo
- Publication number
- KR880009520A KR880009520A KR1019880000735A KR880000735A KR880009520A KR 880009520 A KR880009520 A KR 880009520A KR 1019880000735 A KR1019880000735 A KR 1019880000735A KR 880000735 A KR880000735 A KR 880000735A KR 880009520 A KR880009520 A KR 880009520A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- data
- output
- input
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 실시예를 포함하는 메모리 시스템의 블록선도.
Claims (7)
- 단일 집적 회로로 실현될 수 있는 디지탈 메모리 시스템에 있어서, 블록으로 배치된 데이타 기억수단 (50)을 구비하며, 상기 각 블록은 고유의 어드레스를 가지며, D데이타 값 기억을 위해 D데이타 기억 소자를 포함하고 ; 시스템 클럭 신호(CLK)의 소스와 ; 출력 클럭 게이트 신호 (의 소스와 ; 출력 클럭 신호를 발생하기 위해 상기 시스템 클럭 신호와 상기 출력 클럭 게이트 신호를 결합시키기 위한 수단을 구비하며, 상기 출력 클럭 신호에서 변이는 상기 시스템 클럭 신호에서의 변이와 동기 상태이며 ; 출력 버퍼 수단은 ; 상기 데이타 기억 수단에 의해 제공된 D데이타 값을 유지하기 위해 상기 데이타 기억 수단에 접속된 데이타 대칭 수단(54A - 54D)와 ; 상기 데이타 래칭 수단, 상기 출력 클럭 신호와 동기 상태인 수단으로부터 병렬로 D데이타 값을 수신하고 직렬 출력 포트를 통해 상기 출력 클럭 신호의 D개의 연속적인 펄스와 동기 상태로 상기 수신된 D데이타 값을 제공하기 위해 병렬 입력 포트와 직렬 출력 포트를 갖는 시프트 레지스터 수단 (54A - 54D)과 ; 상기 데이타 기억 수단과 출력 버퍼 수단에 접속되어 있고 상기 출력 버퍼 수단에 병렬로 D데이타 값을 제공하기 위해 상기 데이타 기억 수단의 조건을 형성하는 상기 시스템 클럭 신호에 응답하는 제어수단 (22, 30, 31, 34, 36)을 포함하는 것을 특징으로 하는 디지탈 데이타 메모리 시스템.
- 제 1 항에 있어서, 상기 출력 게이트 신호는 활성 로우 신호이며 ; 상기 결합 수단은 대응 활성 하이 클럭 게이트 신호를 발생하기 위해 상기 출력 게이트 신호를 반전시키는 수단과 상기 시스템 클럭 신호와 상기 논리 AND 기능에 따른 상기활성 하이 클럭 게이트 신호를 결합하여 상기 출력 클럭 신호를 발생하는 수단을 포함하는 것을 특징으로 하는 디지탈 데이타 메모리 시스템.
- 제 2 항에 있어서, 상기 시프트 레지스터 수단은 상기 수신된 D데이타를 각각 제공하기 위해 상기 출력 클럭 신호의 D개의 연속적인 펄스의 입하부에 응답하여 상기 시프트 레지스터 수단은 상기 데이타 래칭수단으로부터 병렬로 D데이타 값을 수신하기 위해 D개의 연속적인 펄스 위하여 즉시 발생되는 상기 출력 클럭 신호의 펄스의 입상부에 응답하는 것을 특징으로 하는 디지탈 데이타 메모리 시스템.
- 제 1 항에 있어서, 입력 데이타 값의 소스와 ; 입력 클럭 게이트 신호의 소스를 구비하며 ; 또한 입력 클럭 신호를 발생하기 위해 상기 시스템 클럭 신호와 상기 입력 클럭 게이트 신호를 결합시키는 결합 수단을 구비하며 여기서 상기 입력 클럭 신호에서의 변이는 상기 시스템 클럭 신호에서의 변이에 동기되어 있으며 ; 입력 버퍼 수단은 ; 입력 데이타 값의 상기 소스로부터 상기 입력 클럭 신호의 D개의 연속적인 펄스와 동기 상태인 D데이타 값을 수신하며, 상기 입력 클럭 신호와 동기 상태로 상기 수신된 D개의 데이타 값을 제공하기 위한 직렬 입력 포트와 병렬 출력 포트를 갖는 시프트 레지스터 수단과 ; 상기 제 1 시프트 레지스터 수단과 상기 블록 형태로 배치된 데이타 기억 수단에 접속되어 상기 제 1 시프트 레지스터 수단에 의해 제공된 D데이타 값을 기억하며 상기 기억된 D데이타 값을 병렬로 상기 블록형태의 데이타 기억수단에 제공되는 데이타 래칭 수단과 ; 상기 입력 버퍼 수단과 상기 블록형 데이타 기억 수단 및 상기 출력 버퍼에 접속되어 있고, 소정의 제 1 시간 간격동안 상기 입력 버퍼 수단으로부터 D데이타 값을 기억하고 상기 제 2 시간 간격동안 상기 출력 버퍼수에 D데이타 값을 제공하기 위해 상기 블록형태로 배치된 데이타 기억 수단의 조건을 조절하는 제어 수단을 포함하는 것을 특징으로 하는 디지탈 데이타 메모리 시스템.
- 제 4 항에 있어서, 상기 입력 클럭 게이트 신호와 상기 출력 클럭 게이트 신호는 활성 로우 신호이고, 상기 제1 결합 수단은 대응 활성 하이 입력 클럭 게이트 신호를 발생하기 위해 상기 입력 클럭 게이트 신호를 반전시키는 수단과 상기 입력 클럭 신호를 발생하기 위해 논리 AND기능에 따라 상기 활성 하이 입력 클럭 게이트 신호와 상기 시스템 클럭 신호를 결합하기 위한 수단을 포함하는 것을 특징으로 하는 디지탈 데이타 메모리 시스템.
- 제 4 항에 있어서, 상기 입력 버퍼 시프트 레지스터 수단은 상기 입력 데이타 값의 소스와 상기 제 1 데이타 래칭 수단에 의해 제공된 상기 D데이타 값을 각각 기억하기 위해 상기 입력 클럭 신호의 D개 연속적인 펄스의 입하부에 응답하며, 상기 시프트 레지스터 수단으로부터 병렬로 상기 기억된 D데이타 값을 수신하기 위해 상기 D개의 연속적인 펄스 바로 다음 생기는 상기 입력 클럭 신호의 펄스의 입상부에 응답하며 ; 상기 출력 버퍼 시프트 레지스터의 수단은 상기 블록형 데이타 기억 수단으로부터 수신된 D데이타 값을 각각 제공하기 위해 상기 출력 클럭 신호의 D개 연속적인 펄스의 입하부에 응답하며, 상기 제 2 데이타 래칭 수단으로부터 병렬로 상기 D데이타 값을 수신하기 위해 상기 출력 클럭 신호의 D개 연속적인 펄스 다음 생기는 상기 출력 클럭 신호의 펄스의 입상부에 응답하는 것을 특징으로 하는 디지탈 데이타 메모리 시스템.
- 제 4 항에 있어서, 상기 시스템에 의해 연산된 상기 데이타 값을 비디오 픽셀값인 것을 특징으로 하는 디지탈 데이타 메모리 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/008,729 US4789960A (en) | 1987-01-30 | 1987-01-30 | Dual port video memory system having semi-synchronous data input and data output |
US008,729 | 1987-01-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880009520A true KR880009520A (ko) | 1988-09-15 |
KR960004325B1 KR960004325B1 (ko) | 1996-03-30 |
Family
ID=21733323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880000735A KR960004325B1 (ko) | 1987-01-30 | 1988-01-29 | 디지탈 데이타 메모리 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4789960A (ko) |
EP (1) | EP0276870B1 (ko) |
KR (1) | KR960004325B1 (ko) |
CA (1) | CA1267971A (ko) |
DE (1) | DE3889347T2 (ko) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5165039A (en) * | 1986-03-28 | 1992-11-17 | Texas Instruments Incorporated | Register file for bit slice processor with simultaneous accessing of plural memory array cells |
CA1293565C (en) * | 1986-04-28 | 1991-12-24 | Norio Ebihara | Semiconductor memory |
JP2799704B2 (ja) * | 1986-07-28 | 1998-09-21 | キヤノン株式会社 | 画像記録再生装置 |
US5062043A (en) * | 1986-12-16 | 1991-10-29 | The Tokyo Electric Power Co., Inc. | Information collecting and distributing system providing plural sources and destinations with synchronous alternating access to common storage |
US4821086A (en) * | 1987-10-28 | 1989-04-11 | Rca Licensing Corporation | TV receiver having in-memory switching signal |
US5587962A (en) * | 1987-12-23 | 1996-12-24 | Texas Instruments Incorporated | Memory circuit accommodating both serial and random access including an alternate address buffer register |
US5093807A (en) | 1987-12-23 | 1992-03-03 | Texas Instruments Incorporated | Video frame storage system |
US5005151A (en) * | 1988-05-13 | 1991-04-02 | Dallas Semiconductor Corporation | Interleaved arbitration scheme for interfacing parallel and serial ports to a parallel system port |
US5218691A (en) * | 1988-07-26 | 1993-06-08 | Disk Emulation Systems, Inc. | Disk emulation system |
US5070474A (en) * | 1988-07-26 | 1991-12-03 | Disk Emulation Systems, Inc. | Disk emulation system |
DE3928902C2 (de) * | 1988-08-31 | 1996-01-25 | Mitsubishi Electric Corp | Halbleiterspeicher und Verfahren zum Betreiben desselben und Verwendung desselben in einem Video-RAM |
JP3028963B2 (ja) * | 1988-09-21 | 2000-04-04 | 株式会社東芝 | ビデオメモリ装置 |
US4980828A (en) * | 1988-11-25 | 1990-12-25 | Picker International, Inc. | Medical imaging system including use of DMA control for selective bit mapping of DRAM and VRAM memories |
DE3907722A1 (de) * | 1989-03-10 | 1990-09-13 | Philips Patentverwaltung | Speicheranordnung |
DE69023258T2 (de) * | 1989-03-15 | 1996-05-15 | Matsushita Electronics Corp | Halbleiter-Speichereinrichtung. |
US5167020A (en) * | 1989-05-25 | 1992-11-24 | The Boeing Company | Serial data transmitter with dual buffers operating separately and having scan and self test modes |
US5157775A (en) * | 1989-12-15 | 1992-10-20 | Eastman Kodak Company | Dual port, dual speed image memory access arrangement |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US5325338A (en) * | 1991-09-04 | 1994-06-28 | Advanced Micro Devices, Inc. | Dual port memory, such as used in color lookup tables for video systems |
US5418907A (en) * | 1991-09-12 | 1995-05-23 | Sony Corporation | Multi-port memory and digital interpolation apparatus |
US5412611A (en) * | 1992-03-17 | 1995-05-02 | Fujitsu, Limited | FIFO memory device capable of writing contiguous data into rows |
GB2291232B (en) * | 1992-03-17 | 1996-10-16 | Fujitsu Ltd | Fifo memory devices |
DE59307527D1 (de) * | 1992-06-09 | 1997-11-20 | Siemens Ag | Integrierte Halbleiterspeicheranordnung |
EP0573800B1 (de) * | 1992-06-09 | 1997-10-15 | Siemens Aktiengesellschaft | Integrierte Halbleiterspeicheranordnung |
US5422998A (en) * | 1993-11-15 | 1995-06-06 | Margolin; Jed | Video memory with flash fill |
US5499060A (en) * | 1994-01-04 | 1996-03-12 | Texas Instruments Incorporated | System and method for processing video data |
US5862367A (en) * | 1995-03-17 | 1999-01-19 | United Micro Electronics Corporation | Apparatus and method for serial-to-parallel data conversion and transmission |
JP3226886B2 (ja) * | 1999-01-29 | 2001-11-05 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置とその制御方法 |
US6240028B1 (en) * | 2000-06-08 | 2001-05-29 | Micron Technology, Inc. | Simplified peripheral logic for memory device |
US6515914B2 (en) * | 2001-03-21 | 2003-02-04 | Micron Technology, Inc. | Memory device and method having data path with multiple prefetch I/O configurations |
US6798711B2 (en) * | 2002-03-19 | 2004-09-28 | Micron Technology, Inc. | Memory with address management |
US7343457B1 (en) | 2003-08-01 | 2008-03-11 | Unisys Corporation | Dual active bank memory controller |
US7450095B2 (en) * | 2005-03-24 | 2008-11-11 | Ownway Tech Corporation | Single-cluster lamp drive device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR121860A (ko) * | 1973-07-19 | |||
US4152781A (en) * | 1978-06-30 | 1979-05-01 | International Business Machines Corporation | Multiplexed and interlaced charge-coupled serial-parallel-serial memory device |
JPS581458B2 (ja) * | 1978-08-28 | 1983-01-11 | 株式会社東芝 | デイジタル入力装置 |
US4225947A (en) * | 1978-12-29 | 1980-09-30 | International Business Machines Corporation | Three phase line-addressable serial-parallel-serial storage array |
US4321695A (en) * | 1979-11-23 | 1982-03-23 | Texas Instruments Incorporated | High speed serial access semiconductor memory with fault tolerant feature |
DE3005168C2 (de) * | 1980-02-12 | 1984-09-27 | Brueninghaus Hydraulik Gmbh, 7240 Horb | Verstellvorrichtung für Axial- und Radialkolbenmaschinen |
US4388696A (en) * | 1980-07-14 | 1983-06-14 | Texas Instruments Incorporated | Data processing system having dual output modes |
GB2084361B (en) * | 1980-09-19 | 1984-11-21 | Sony Corp | Random access memory arrangements |
US4493060A (en) * | 1981-03-09 | 1985-01-08 | Fairchild Camera & Instrument Corp. | Serial-parallel-serial charged coupled device memory and a method of transferring charge therein |
GB2098021B (en) * | 1981-05-06 | 1985-06-19 | Sony Corp | Digital television apparatuses |
US4541075A (en) * | 1982-06-30 | 1985-09-10 | International Business Machines Corporation | Random access memory having a second input/output port |
JPS59180871A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 半導体メモリ装置 |
JPS6072020A (ja) * | 1983-09-29 | 1985-04-24 | Nec Corp | デュアルポ−トメモリ回路 |
US4627032A (en) * | 1983-11-25 | 1986-12-02 | At&T Bell Laboratories | Glitch lockout circuit for memory array |
US4688197A (en) * | 1983-12-30 | 1987-08-18 | Texas Instruments Incorporated | Control of data access to memory for improved video system |
US4608669A (en) * | 1984-05-18 | 1986-08-26 | International Business Machines Corporation | Self contained array timing |
US4685089A (en) * | 1984-08-29 | 1987-08-04 | Texas Instruments Incorporated | High speed, low-power nibble mode circuitry for dynamic memory |
DE3586523T2 (de) * | 1984-10-17 | 1993-01-07 | Fujitsu Ltd | Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung. |
US4667313A (en) * | 1985-01-22 | 1987-05-19 | Texas Instruments Incorporated | Serially accessed semiconductor memory with tapped shift register |
-
1987
- 1987-01-30 US US07/008,729 patent/US4789960A/en not_active Expired - Lifetime
-
1988
- 1988-01-28 CA CA000557610A patent/CA1267971A/en not_active Expired - Lifetime
- 1988-01-29 EP EP88101322A patent/EP0276870B1/en not_active Expired - Lifetime
- 1988-01-29 DE DE3889347T patent/DE3889347T2/de not_active Expired - Fee Related
- 1988-01-29 KR KR1019880000735A patent/KR960004325B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3889347D1 (de) | 1994-06-09 |
EP0276870A2 (en) | 1988-08-03 |
KR960004325B1 (ko) | 1996-03-30 |
EP0276870A3 (en) | 1989-12-27 |
EP0276870B1 (en) | 1994-05-04 |
CA1267971A (en) | 1990-04-17 |
US4789960A (en) | 1988-12-06 |
DE3889347T2 (de) | 1994-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
US4463443A (en) | Data buffer apparatus between subsystems which operate at differing or varying data rates | |
EP0147500A2 (en) | Semiconductor memory device | |
EP0769783B1 (en) | Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale | |
KR910010506A (ko) | 반도체 장치 | |
JPS61148692A (ja) | 記憶装置 | |
GB1360859A (en) | Data communications systems | |
JP2641276B2 (ja) | 2段式同期装置 | |
US7280628B1 (en) | Data capture for a source synchronous interface | |
EP1122737A1 (en) | Circuit for managing the transfer of data streams from a plurality of sources within a system | |
GB1363707A (en) | Synchronous buffer unit | |
US4296480A (en) | Refresh counter | |
GB1311203A (en) | Memory device | |
KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
SU1282147A1 (ru) | Устройство дл управлени доступом к пам ти | |
KR940004480Y1 (ko) | 채널 분할에 따른 동기 부가 장치 | |
RU1807494C (ru) | Устройство дл обмена информацией | |
SU1113845A1 (ru) | Устройство дл цифровой магнитной записи | |
KR910008966A (ko) | 수평 동기 펄스 측정 회로 | |
US6341096B1 (en) | Semiconductor memory device | |
SU690620A1 (ru) | Устройство дл синхронизации импульсных сигналов | |
JPH0630513B2 (ja) | デ−タ伝送バツフア回路 | |
KR0155718B1 (ko) | 동기 데이타 발생장치 | |
JPS5972845A (ja) | 非同期式デ−タ受信回路 | |
SU1644148A1 (ru) | Буферное запоминающее устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020216 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |