SU690620A1 - Устройство дл синхронизации импульсных сигналов - Google Patents

Description

на фиг. 2 - временна  диаграмма его работы.

Устройство зл  синхронизации импульсных сигналов со,чержит тактируемые ,0-триггеры I,. 2, тактируемый JK-триггер 3, элемент исключающее ИЛИ 4, входную шину 5 синхро шзируемых импульсов и шину 6 синхронизирующих импульсов.

На фиг. 2а и 26 изображены временные диaqjBMMbi сигналов на шинах 6 и 5, соответстве но . На фиг. 2в, 2г и 2д - временные диаграммы сигналов на пр мых выходах триггеров 2, 1 и 3, соответственно. На фиг. 2е - временна  диаграмма сигнала на выходе элемента 4. Устройство работает следующим образом. В исходном состо нии на единичных (пр мых ) выходах триггеров 1, 2, 3 присутствует низкий потенциал, соответственно на нулевых (инверсных) выходах - высокий потенциал, а на выходе элемента 4 - низкий потенциал. Входной синхронизируемый импульс по вивщийс  на шине 5 (фиг. 26), передним фронтом записывает логическую единицу, присутствующую на информационном входе триггера 2, в триггер 2. На единичном выходе триггера 2 по вл етс  логическа  едини1И, котора  поступает на информационный вход триггера 1 и по первому переднему фронту синхронизирующего им-. пульса (фиг. 2а) записываетс  в триггер 1. На единичном выходе триггера 1 по вл етс  логическа  единица (фиг. 2г), что вызовет по вление сигнала логической единицы на выходе элемента 4, сигнала логического нул  на информационном входе триггера 2 и сигнала разрешени  на запись логической единицы в триггер 3. По окончании синхронизирующего импульса, на единичном выходе триггера 3 (фиг. 2д) по вл етс  сигнал логической ещлнтщ, следовательно на выходе элемента 4 (фиг. 2е) пропадает сигнал логической единицы, длительность которого равна длительности сшгхронизируюшего импульса . Временные характеристики импульса на выходе элемента 4 совпадают, исключа - задержки распространени  сигнала по цепи элементов схемы, с синхронизирующим импульсом, ближайшим к переднему фронту входного синхронизируемого импульса. Устройство при зтом находитс  в устойчиво.м состо нии, отличающимс  от исходного только инверсным состо нием триггеров 1, 2, 3, следовательно на информционном входе TpHtrepa 2 присутствует сигнал логического нул . С 1грихо ом второго синхронизируемого входного импульса по шине 5 в трип еры 2 записываетс  логический нуль и устройство возвращаетс  в исходное устойчивое состо ние с одновременным формированием второго выходного импульса. С приходом каждого входного синхронизируемого импульса происходит формирование выходного сигнала и одновременно смена сигналов на информационном входе триггера 2. Так как информашюнный вход триггера 2 соединен с нулевым выходом .триггера 1, счетный вход которого соединен с шиной синхронизирую1цих импульсов 6, то максимальна  частота смены информационных сиг ,налов на входе триггера 2 определ етс  частотой синхронизирующих импульсов. Следовательно максимальна  частота входных синхрони:зируемых импульсов, поступающих по входной шине 5 на счетный вход триггера 2, не должна превышать (дл  правильной работы устройства) частоту смены сигналов на информационном входе триггера 2, т. е. частоту синхронизирующих импульсов, поступаюодах по цшне 6. Длительности входных синхронизируемых и синхронизирующих импульсов регламентируютс  только типом примен емых логических элементов.

Claims (2)

1.Гутников В. С. Интегральна  электроника в измерительнь1х приборах. Л., Энерги  , 1974 с. 114, рис. 61.6.

2.Корнева fi, А. Схемы временной прив зки . Журнал, ПТЭ, Г 2, .1975, с. 100, рис. Зв.

a. S & г