SU1109803A1 - Блок формировани тактирующих сигналов дл доменного запоминающего устройства - Google Patents

Блок формировани тактирующих сигналов дл доменного запоминающего устройства Download PDF

Info

Publication number
SU1109803A1
SU1109803A1 SU833583868A SU3583868A SU1109803A1 SU 1109803 A1 SU1109803 A1 SU 1109803A1 SU 833583868 A SU833583868 A SU 833583868A SU 3583868 A SU3583868 A SU 3583868A SU 1109803 A1 SU1109803 A1 SU 1109803A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
block
counter
Prior art date
Application number
SU833583868A
Other languages
English (en)
Inventor
Александр Михайлович Иванов
Владислав Иванович Косов
Анатолий Иванович Савельев
Константин Васильевич Милованов
Евгений Сергеевич Рассказов
Юрий Иванович Фокин
Original Assignee
Предприятие П/Я А-1586
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1586 filed Critical Предприятие П/Я А-1586
Priority to SU833583868A priority Critical patent/SU1109803A1/ru
Application granted granted Critical
Publication of SU1109803A1 publication Critical patent/SU1109803A1/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

БЛОК ФОРМИРОВАНИЯ ТАКТИРУЮЩИХ СИГНАЛОВ ДЛЯ ДОМЕННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий счетчик тактов и дешифратор, входы которого соединены с выходами счетчика тактов, о т л и ч а ю ц и и .с   тем, что, с целью повышени  надежности блока, он содержит счетчик врилени, три элемента ИЛИ, три элемента И и триггер, причем один из входов счетчика тактов соединен с выходом первого элемента ИЛИ, первый и второй.входы которого  вл ютс  соответственно первым и вторым входом блока, другой вход счетчика тактов соединен с выходом первого элемента И первый вход котйрого подключен к выходу счетчика времени, а второй вход - к выходу триггера, один иЭ входов которого соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  третьим входом блока, а второй вход подключен к выходу втсч; ого элемента И, первый и второй входы которого  вл ютс  соответственно четвертым и п тым входсши блока, второй вход триг гера с выходом третьего элемента ИЛИ, первый вход которого соеди нен с первым входом первого элемента ИЛИ, а -второй вход - с выходом третьего элемента И, первый вход которого соединен с выходом счетчика времени , второй вход  вл етс  шестым вхо- g дом блока, а третий вход соединен с выходом дешифратора. СО 00 о со

Description

, Изобретение относитс  к вычислительной технике и может быть исполь зовано при построении устройств хра нени  ди скретной информации на цили рических магнитных доменах (ЦМД). Известно устройство пп  формировани  тактирующих сигналов из после довательности импульсов, содержащее счетчик и дешифратор t Недостатком этого устройства  вл етс  низка  надежность и узкие функ циональные возможности, не позвол ю щие использовать его дл  формировани  тактирующих сигналов в доменных запоминающих устройствах. Наиболее близким техническим решением к изобретению  вл етс  преоб разователь последовательности импул сов в одиночные пр моугольные импул сы, содержащий элемент задержки, вы ход которого соединен с первым вход первого элемента И, выход которого подключен к установочному входу три гера, второй и третий элементы И, элемент НЕ, вход которого соединен с входом элемента задержкии вторым входом первого элемента И, первый вход которого подключен к первому входу второго элемента И, второй вход второго -элемента И соединен с выходом элемента НЕ, выход второго элемента И - с одним из входов трет го элемента И, другой вход которого подключен к выходу триггера, счетный вход Которого соединен с выходом третьего элемента И 2. Цикл работы доменного запоминающего устройства состоит из Последовательности тактов, в каждом из которых на доменную микросборку воздействуют определенные импульсы управлени . Дл  формировани  этих импульсов управлени  в соответствии с временной диаграммой работы микросборки необходимо из последовател-ьно ти сигналов выделить определенные тактирующие сигналы. Причем при работе доменного запоминающего устройства возможны режимы, когда управл ющее магнитное поле определ ет перемещение доменов в информационных и общих регистрах, а сигналы, обуславливающие режимы записи и считывани  информации, на микросборку не подаютс  (сигналы ввода-вывода информации , генерации, аннигил ции, репликации, детектировани ), что со:5тветствует отсутствию тактирующих сигналов. Вследствие этого устройство формировани  тактирующих сигналов должно иметь возможность устанавли ватьс  в 0 асинхронно дл  обеспечени  однократного обращени  к запоминающему устройству при его регулировке , так и синхронно устанавли вАтъс  в О по сигналу с контроллера в соответствий с временной диаграммой работы эапокмнающего устройства . При осуществлении режимов считывани  и записи информации в запоминающем устройстве необходимо иметь возможность запускать устройство формировани  тактирующих сигналов как асинхронно,, так и синхронно по сигналу контроллера, причем формирование тактирующих сигналов необходимо обеспечить синхронно с поступлением сигналов формировани  вращающего магнитного пол , сдвигеиощего домены. Этими возможност ми известное устройство не обладает, что и  вл етс  его недостатком . Целью изобретени   вл етс  повышение надежности блока формировани  тактирующих сигналов дл  доменного запоминающего устройства. Поставленна  цель достигаетс  тем, что блок формировани  тактирующих сигналов дн  доменного запоминающего устройства, содержащий счетчик тактов и дешифратор, входы которого соединены с выходами счетчика тактов, содержит счетчик времени, три элемента ИЛИ, три элемента И и триггер, причем один из входов счетчика тактов соединен с выходом первого элемента ИЛИ, первый и второй входы которого  вл ютс  соответственно первым и вторым входом блока, другой вход счетчика тактов соединен с выходом первого элемента И, первый вход которого подключен к выходу счетчика времени , а второй вход - к выходу триггера , один иэ входов которого соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  третьим входом блока, а второй вход подключен к выходу второго элемента И, первый и второй входы которого  вл ютс  соответственно четвертым и п тым входами блока, второй вход триггера соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом первого элемента ИЛИ, а второй вход - с выходом третьего элемента И, первый вход которого , соединен с выходом счетчика времени, второй вход  вл етс  шестым входом блока, а третий вход соединен с выходом дешифратора. На чертеже изображена блок-схема предложенного устройства. Блок формировани  тактирующих сигалов дл  доменного запоминающего устройства содержит счетчик 1 тактов, выходы которого подключены к выходам дешифратора 2, счетчик 3 времени, элемент ИЛИ 4, выход которого соединен с одним из входов счетчика 1 тактов , первый вход элемента ИЛИ 4,  вл ющийс  первым входом блока, подключен к цмне 5 сигнала .асинхронного установа в О, второй его вход,  вл ющийс  вторым входом блока, - к шине 6 синхроустанова в О, другой вход

Claims (1)

  1. БЛОК ФОРМИРОВАНИЯ ТАКТИРУЮЩИХ СИГНАЛОВ ДЛЯ ДОМЕННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий счетчик тактов и дешифратор, входы которого соединены с выходами счетчика тактов, отличающийся тем, что, с . целью повьаиения надежности блока, он содержит счетчик времени, три элемента ИЛИ, три элемента И и триггер, причем один из входов счетчика тактов соединен с выходом первого элемента ИЛИ, первый и второй.входы которого являются соответственно первым t и вторым входом блока, другой вход счетчика тактов соединен с выходом первого элемента И, первый вход которого подключен к выходу счетчика времени, а второй вход - к выходу триггера, один из входов которого соединен с выходом второго элемента ИЛИ, первый вход которого является третьим входом блока, а второй вход подключен к выходу второго элемента Й, первый и второй входа которого являются соответственно четвертым и пятым входами блока, второй вход триггера соединен с выходом третьего эле- § мента ИЛИ, первый вход которого соеди-» йен с первым входом первого элемента I//1 ИЛИ, а второй вход - с выходом тре- iZL· тьего элемента И, \ первый вход которого соединен с выходом счётчика вре- I мени, второй вход является шестым вхо· g дом блока, а третий вход соединен с выходом дешифратора.
SU833583868A 1983-04-25 1983-04-25 Блок формировани тактирующих сигналов дл доменного запоминающего устройства SU1109803A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833583868A SU1109803A1 (ru) 1983-04-25 1983-04-25 Блок формировани тактирующих сигналов дл доменного запоминающего устройства

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833583868A SU1109803A1 (ru) 1983-04-25 1983-04-25 Блок формировани тактирующих сигналов дл доменного запоминающего устройства

Publications (1)

Publication Number Publication Date
SU1109803A1 true SU1109803A1 (ru) 1984-08-23

Family

ID=21060717

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833583868A SU1109803A1 (ru) 1983-04-25 1983-04-25 Блок формировани тактирующих сигналов дл доменного запоминающего устройства

Country Status (1)

Country Link
SU (1) SU1109803A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Каган Б.М. Электронные выделительные машины и системы. М., Энерги , 1979/ с. 90, 244, 260. 2. Авторское свидетельство СССР 851758, кл. Н 03 К 5/156, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
SU1109803A1 (ru) Блок формировани тактирующих сигналов дл доменного запоминающего устройства
SU1335996A1 (ru) След щий умножитель частоты
SU1213494A1 (ru) Устройство дл приема кодовой информации
SU690620A1 (ru) Устройство дл синхронизации импульсных сигналов
SU1352475A1 (ru) Трехканальное устройство дл управлени синхронизацией микропроцессорной системы
SU1187145A1 (ru) Устройство фиксации переходов через нуль периодического сигнала
SU805483A1 (ru) Устройство дл задержки импульсов
SU1113845A1 (ru) Устройство дл цифровой магнитной записи
SU1374430A1 (ru) Преобразователь частоты в код
SU1531168A1 (ru) Устройство считывани
RU1784988C (ru) Устройство ввода информации
SU1405105A1 (ru) Распределитель импульсов
SU824191A1 (ru) Устройство дл задержки сигналов
SU1411831A1 (ru) Цифрова лини задержки
SU1376074A1 (ru) Устройство дл программируемой задержки информации
SU1042018A1 (ru) Устройство управлени
SU1057935A1 (ru) Распределитель импульсов
SU1153356A2 (ru) Устройство дл синхронизации воспроизведени частотно-модулированной магнитной записи
SU1520480A1 (ru) Устройство дл программного управлени
SU1187099A1 (ru) Устройство дл дискретной регулировки фазы
SU1511851A1 (ru) Устройство дл синхронизации импульсов
SU1667005A1 (ru) Устройство дл программного управлени
SU1368880A1 (ru) Устройство управлени
SU1247927A1 (ru) Устройство дл цифровой магнитной записи
SU1190499A1 (ru) Цифрова лини задержки