SU1187099A1 - Устройство дл дискретной регулировки фазы - Google Patents
Устройство дл дискретной регулировки фазы Download PDFInfo
- Publication number
- SU1187099A1 SU1187099A1 SU843744028A SU3744028A SU1187099A1 SU 1187099 A1 SU1187099 A1 SU 1187099A1 SU 843744028 A SU843744028 A SU 843744028A SU 3744028 A SU3744028 A SU 3744028A SU 1187099 A1 SU1187099 A1 SU 1187099A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- inputs
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ, содержащее генератор импульсов и счетчик, отличающеес тем, что, с целью повьшени быстродействи , в него дополнительно введены элемент задержки, одновибратор, элемент ШШ-НЕ,два Э-трйггера, регистр и сумматор, причем шина импульса Пуск подключена через одновибратор к R -входу первого 0-триггера, к О -входу которого подключена логическа единица, выход генератора импульсов подключен через элемент задержки к входу счетчика, к первому входу элемента ИЛИ-НЕ и к С-входу второго 5)-триггера, пр мой выход которого соединен с входами Запуск счетчика и регистра, а инверсный подключен к С -входу первого триггера и второму входу элемента ИЛИ-НЕ, выход которого подключен к R -входу второго триггера, к О -входуг которого подключен инверсный выход первого триггера, к первым входам сумматора подключена шина кода (Л приращени фазы, к вторым входам cjo матора подключены выходы счетчика, к установочным входам которого подключены выходы регистра, к установочным входам которого подключены выходы сумматора, к установочному входу которого подключена логическа единица , а выход старшего разр да счетчика вл етс выходом устройствао 00 о so ю
Description
I Изобретение относитс к и myльcной технике и может быть использовано , в частности, в системах цифровой обработки сигналов. Целью изобретени вл етс повышение быстродействи устройства дл дискретной регулировки фазы На фиг. t представлена блок-схем предлагаемого устройства дл дискретной регулировки фазы} на фиг.2временна диаграмма, по сн юща работу устройства. Устройство (фиг. 1) содержит генератор 1 импульсов, элемент .2 задержки , элемент ИЛИ-НЁ 3, одновибратор 4, О -триггеры 5 и 6, счетчик 7, регистр 8 h сумматор 9. К первым входам сумматора 9 подключены выходы источника кода приращени фазы (не показан). Ко вторым входам сумматора 9 подключены выходы счетчика 7, выход старшего разр да кото рого вл етс выходом устройства. Выход генератора 1 импульсов подклю чен к С-входу триггера 5, к первому входу элемента ИПИ-НЕ 3 и через элемент 2 задержки к входу счетчика 7. Пр мой выход триггера 5 подключен к входам Перенос регистра 8 и счетчика 7. Инверсный выход триггера 5 подключен к С-входу триггера 6 и к второму.входу элемента 3, выход Kofpporo подключен к R -входу триггера 5. Выход источника импульсов Пуск (не показан) подключен через одновибратор 4 кR -входу триггера 6, к D- входу которого подключен шина логической 1. Инверсный выхо триггера 6 подключен к О-входу три гера 5. К установочному входу сумматора 9 подключена шина логической 1. Выходы сумматора 9 подключены к входам регистра 8, выходы которог соединены с входами счетчика 7. На фиг. 2 представлено: а - посл довательность тактовых импульсов на выходе генератора 1 импульсов, S иьшульс & - напр жение на выходе одновибратора 4; 2 напр жение на инверсном выходе триггера 6 (наЗ)-входе триггера 5)J Ч напр жение на пр мом выходе триггера 6, е - напр жение на пр мом выходе триггера 5 (сигнал Перенос); - напр жение на инверсном выходе триггера 5, - напр жение на выхо де элемента ИЛИ-НЕ 3 (на R -входе триггера 5). 992 Устройство работает следующим Образомо Импульсы генератора 1 импульсов непрерывно подсчитьгоаютс счетчиком 7. В исходном состо нии, пока : нет сигнала Пуск, триггер 5 находитс в состо нии О, триггер 6 в состо нии 1 (фиг. 2д, е). С приходом импульса Пуск (фиг. 26) запускаетс одновибратор 4, которьш формирует положительньй импульс длительностью одв - 0,5 Т. , где Т., - период следовани тактовых си . импульсов генератора 1 импульсов (фиг. 2в). Вькодной сигнал одновибратора 4 устанавливает триггер 6 в состо ние О (фиг. 2д). В результате этого на инверсном выходе триггера 6 по вл етс логическа 1 (фиг. 2г), и триггер 5 положительным фронтом очередного тактового импульса устанавливаетс в состо ние 1 (фиг. 2е). Отрицательный фронт этого тактового импульса вызывает по вление на выходе элемента 3 положительного перепада (фиг. 2з), которьй устанавливает триггер 5 в состо ние О (фиг. 2е). При этом сигнал с инверсного выхода триггера 5, во-первых, поступа на один из входов элемента 3, вызьгоает окончание его выходного импульса и, во-вторых , устанавливает триггер 6 в состо ние 1, в котором он будет находитьс до прихода очередного им- . пульса Пуск. Таким образом, с приходом импульса Пуск на пр мом выходе триггера 5 формируетс положительньш импульс (фиг. 2е), который разрешает перенос состо ни сумматора 9 в регистр 8 (передним фронтом) и состо ние регистра 8 в счетчик 7 (во врем всей длительности импульса). Установка новой фазы происходит следующим образом. Пока нет импульса Пуск, состо ние счетчика 7 непрерывно мен етс . Сигнал на вьжоде сГтаршего разр да счетчика 7 вл етс выходным сигналом устройства. При необходимости получени новой фазы этого сигнала, код приращени фазы Д N « подаетс на. одни входы сумматора 9, на вторые входы которого подаютс сигналы с выходов счетчика 7. При подаче импульса Пуск на выходе триггера 5 образуетс сигнал Запись, ко3
торый по длительности и положению на временной оси (фиг. 2е) совпадает с первым тактовым импульсом, поступившим после импульса Пуск. В результате этого произойдут следующие операции: перенос состо ни , .сумматора 9 в регистр 8 передним фронтом импульса Запись, добавление 1 в счетчик 7 передним фронтом очередного тактового импульса и затем yctaHOBica счетчика 7 в состо ние , отличающеес от текущего состо ни счетчика 7 на величину приращени фазЫо Таким образом, с приходом импульса Пуск состо ние счетчика 7 увеличиваетс (или уменьшаетс ) на величину приращени фазы. Рассмотрим процесс формировани новой фазы на примере. Допустим, к моменту поступлени сигнала Пуск счетчик 7 находитс в состо нии 5 и код приращени фазы равн етс нулю . Первым тактовым импульсом, поступившим после сигнала Пуск, образуетс сигнал Запись, который передним фронтом переносит в регистр 8 состо ние 6 из сумматора 9. Поскольку сигнал Запись поступает также на счетчик 7, то в последнем установитс число 6. Передний фронт тактового импульса, эадержанньй элементом 2, Ifte измен 870994
ет состо ни счетчика 7, так как установка счетчика 7 в состо ние, соответствующее коду в регистре 8 происходит в течение длительности 5 импульса Запись, перекрывающего врем задержки поступлени переднего фронта тактового импульса. Наличие элемента 2 задержки обусловлено тем, что считьшание кода из счетчика 7 в регистр 8 через С5гмматор 9 происходит по переднему фронту сигнала Запись, совпадающего с тактовым импульсом. Поэтому на момент считывани код в счетчике 7 должен осt5 таватьс без изменений., что достигаетс задержкой элементом 2 переднего фронта тактового импульса. Если же код приращени фазы равен 1 то передним фронтом сигнала Запись в 20 регистре 8 установитс число 7. Это же число установитс в счетчике 7, т.е. при поступлении сигнала Пуск, состо ние счетчика 7 увеличитс на 1.
Таким образом, в.отличие от известных ,предлагаемое устройство дл дискретной регулировки фазы имеет повьшенное быстродействие, поскольку Q установка новой фазы происходит за врем длительности одного синхроимпульса .
csi
k,
I :
00 tx
ет
Claims (1)
- УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ, содержащее генератор импульсов и счетчик, отличающееся тем, что, с целью повышения быстродействия, в него дополнительно введены элемент задержки, одновибратор, элемент ИЛИ-НЕ,два D-трйггера, регистр и сумматор, причем шина импульса Пуск подключена через одновибратор к R -входу первого D-триггера, к О -входу которого подключена логическая единица, выход генератора импульсов подключен через элемент задержки к входу счетчика, к первому входу элемента ИЛИ-HE и к С-входу второгоD-триггера, прямой выход которого соединен с входами Запуск счетчика и регистра, а инверсный подключен к С -входу первого триггера и второму входу элемента ИЛИ-HE, выход которого подключен к R -входу второго триггера, к D -входу которого подключен инверсный выход первого триггера, к первым вхо- $ дам сумматора подключена шина кода приращения фазы, к вторым входам сумматора подключены выходы счетчика, к установочным входам которого подключены выходы регистра, к установоч- g ным входам которого подключены выходы сумматора, к установочному входу которого подключена логическая еди ница, а выход старшего разряда счетчика является выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843744028A SU1187099A1 (ru) | 1984-05-24 | 1984-05-24 | Устройство дл дискретной регулировки фазы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843744028A SU1187099A1 (ru) | 1984-05-24 | 1984-05-24 | Устройство дл дискретной регулировки фазы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1187099A1 true SU1187099A1 (ru) | 1985-10-23 |
Family
ID=21120297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843744028A SU1187099A1 (ru) | 1984-05-24 | 1984-05-24 | Устройство дл дискретной регулировки фазы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1187099A1 (ru) |
-
1984
- 1984-05-24 SU SU843744028A patent/SU1187099A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 779904, кл, G 01 R 25/00, 1980. Авторское свидетельство СССР 1027639, кл.С 01 R 25/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1187099A1 (ru) | Устройство дл дискретной регулировки фазы | |
EP0334239A3 (en) | Circuit for obtaining accurate timing information from received signal | |
SU1695389A1 (ru) | Устройство дл сдвига импульсов | |
SU1437973A1 (ru) | Генератор псевдослучайной последовательности | |
SU1140234A2 (ru) | Генератор последовательности импульсов | |
SU1224988A1 (ru) | Устройство дл задержки импульсных сигналов | |
SU1737714A1 (ru) | Управл емый делитель частоты | |
SU1195435A1 (ru) | Устройство задержки импульсов | |
RU1775854C (ru) | Управл емый делитель частоты следовани импульсов | |
SU1262724A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
SU864527A1 (ru) | Устройство задержки импульсов | |
SU1109803A1 (ru) | Блок формировани тактирующих сигналов дл доменного запоминающего устройства | |
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU1381419A1 (ru) | Цифровой измеритель длительности временных интервалов | |
SU855934A1 (ru) | Широкополосный умножитель частоты следовани импульсов | |
SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
SU953712A1 (ru) | Устройство дл выделени импульса из непрерывной импульсной последовательности | |
SU1511851A1 (ru) | Устройство дл синхронизации импульсов | |
SU945971A1 (ru) | Формирователь импульсов | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
SU1193818A1 (ru) | Преобразователь кода во временной интервал | |
SU1591010A1 (ru) | Цифровой интегратор | |
SU1256175A1 (ru) | Устройство дл задержки импульсов | |
SU1174919A1 (ru) | Устройство дл сравнени чисел |