SU953712A1 - Устройство дл выделени импульса из непрерывной импульсной последовательности - Google Patents
Устройство дл выделени импульса из непрерывной импульсной последовательности Download PDFInfo
- Publication number
- SU953712A1 SU953712A1 SU813243628A SU3243628A SU953712A1 SU 953712 A1 SU953712 A1 SU 953712A1 SU 813243628 A SU813243628 A SU 813243628A SU 3243628 A SU3243628 A SU 3243628A SU 953712 A1 SU953712 A1 SU 953712A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- flip
- flop
- output
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относится к импульсной технике, может быть использовано в вычислительной техике и в цифровых измерительных приборах и предназначено для временной привязки управляющих командных сигналов к моментам появления тактовых импульсов. При приходе управляющего сигнала устройство должно выделить один ближайший по времени импульс из тактовой последовательности, который затем и используется как синхронизированный импульс.
Известно устройство, предназначен ное для выделения одного импульса из непрерывной! импульсной последовательности, построенное на основе логических элементов. Оно содержит ЗК-триггер, инверсный выход которого подключен к его □ - и К-входам и первому входу элемента И-НЕ, второй вход которого соединен с шиной тактовых импульсов и С-входом
ЭК-триггера, R-вход которого соединен с шиной управляющего сигнала [1].
Недостатком этого устройства (при всей его простоте) является ограниченная область применения из-за невысокой точности выделения тактового импульса.
Наиболее близким к изобретению по технической сущности является уст10 ройство, содержащее два D-триггера и элемент И-НЕ, причем первый вход элемента И-НЕ соединен с выходом первого D-триггера и R- и D-выходами второго D-триггера, С-вход которого 15 подключен к выходу элемента И-НЕ, второй вход'которого соединен с С-входом первого D-триггера, а инверсный выход второго D-триггера подключен к третьему входу элемента И-НЕ.
Известное устройство работает следующим образом.
На D-вход первого D-триггера поступает управляющий сигнал. Одновре3 9537 менно на С-вход этого же триггера поступают тактовые импульсы.
Передний фронт первого тактового импульса, полностью присутствующего . в данном временном интервале управ- 5 ляющего сигнала, устанавливает первый D-триггер в состояние, разрешающее прохождение сигнала через элемент И-НЕ. Одновременно снимается обнуление со второго D-трйггера пода- 10 чей на его R- и D-входы уровня логической единицы. Проинвертированный импульс поступает на С-вход второго D-триггера и после окончания действия этого импульса на второй D-триг- 15 гер, который также переключается по переднему фронту [21.
Недостатком известного устройства являются ограниченные функциональные возможности,· определяемые низким быст-го родействием и зависимостью длительности управляющего сигнала от периода следования тактовых импульсов. Низкое быстродействие объясняется задержкой момента появления им- 25 пульса (выделенного из тактовой последовательности) на выходной шине устройства на время включения первого D-триггера и элемента И-НЕ. Это затрудняет применение известного уст-30 ройства для временной привязки управляющих сигналов к моментам появле- . ния тактовых импульсов в тех устройствах, где требуется высокая точность синхронизации. 35
Если известное устройство применяется для формирования эталонного измерительного интервала, то длительность последнего будет меньше длительности образцового тактового им- 40 пульса как минимум на время включения первого D-триггера (временем включения элемента И-НЕ можно пре. небречь, так как оно практически компенсируется временем его выключения).45 Таким образом, известное устройство формирует эталонный интервал с погрешностью, которая будет тем больше, чем меньше длительность эталонноч го интервала. 50
В результате оказывается невозможным применение известного устройства для формирования эталонных интервалов, длительность которых соизмерима со временем включения D-триггера.
Зависимость длительности управляющего сигнала от периода следования тактовых импульсов в известном уст- ,
4 ройстве заключается в том, что длительность управляющего сигнала должна быть не менее периода следования тактовых импульсов. Это в свою очередь затрудняет применение известного устройства в тех случаях, когда период следования тактовых импульсов изменяется в процессе работы.
Целью изобретения является расширение функциональных возможностей устройства.
Поставленная цель достигается тем, что в устройство, содержащее два D-триггера и первый элемент И-НЕ, первый вход.которого соединен с выходом первого D-триггера, введены второй элемент И-НЕ и инвертор, вход которого соединен с вторым входом первого элемента И-НЕ и с шиной тактовых импульсов, а выход подключен к С-входу первого D-триггера и первому входу второго элемента И-НЕ, выход которого соединен с S-входом первого D-триггера, D-вход которого соединен с вторым входом второго элемента И-НЕ и выходом второго D-триггера, R-вход которого подключен к выходной шине устройства'и выходу первого элемента И-НЕ, а С-вход соединен с шиной управляющего сигнала.
На чертеже представлена структурная схема предлагаемого устройства.
D-вход первого D-триггера 1 соединен с выходом второго D-триггера 2, R-вход которого соединен с выходом первого элемента И-НЕ 3, первый вход которого подключен к выходу D-триι— гера 1, а второй - к шине 4 тактовых импульсов. Шина 5 управляющего сигнала соединена с С-входом D-триггера 2. Шина 4 тактовых импульсов через инвертор 6 соединена с С-входом D-триггера 1 и с первым входом второго элемента И-НЕ 7, второй вход которого соединен с- D-входом D-триггера 1. Выход элемента И-НЕ 7 соединен с S-входом D-триггера 1. Выход элемента И-НЕ 3 является выходной шиной 8 устройства.
Устройство работает следующим образом.
В исходном состоянии D-триггеры 1 и 2 нахбдятся в нулевом состоянии. При этом элемент И-НЕ 3 заблокирован уровнем логического нуля с выхода D-триггера 1 и не пропускает тактовые импульсы на выходную шину 8 устройства.
В момент появления на С-входе D-триггера 2 управляющего сигнала в виде положительного импульса, этот D-триггер переходит в единичное состояние. В результате чего на D-входе D-триггера 1 и на втором входе элемента И-НЕ 7 устанавливается уровень логической единицы. В ближайшую к этому моменту паузу между тактовыми импульсами, когда на выходе инвертора 6 действует уровень логической единицы, на выходе элемента И-НЕ 7 формируется уровень логического нуля. При этом D-триггер 1 устанавливается в единичное состояние, разрешающее работу элемента И-НЕ 3. В результате первый после появления управляющего сигнала положительный тактовый импульс обеспечивает формирование на выходе элемента И-НЕ 3 и, следовательно, на выходной шине 8 устройства импульса на уровне логического нуля, длительность которого равна длительности тактового импульса. С выхода элемента И-НЕ 3 этот импульс поступает на R-вход D-триггера 2 и возвращает его в исходное нулевое состояние. При этом на выходе D-триггера 2 и, следовательно, на D-входе D-триггера 1 и на втором входе элемента И-НЕ 7 устанавливается уровень логического нуля. В результате чего в момент формирования на С-входе D-триггера 1 очередного положительного фронта D-триггер 1 возвращается в исходное нулевое состояние.
При поступлении следующео управляющего сигнала цикл работы устройства повторяется.
Достоинством предлагаемого устройства, по сравнению с известным, является то, что задержка момента появления выделенного импульса на выходной шине 8 устройства не зависит от времени включения D-тригге953712 6 ра 1 , а огГределяется только временем включения элемента И-НЕ 3.
Кроме того, длительность управ5 ляющего сигнала в предлагаемом устройстве не зависит от периода следования тактовых импульсов и может быть практически любой, достаточной для срабатывания D-триггера.
Предлагаемое изобретение расширяет функциональные возможности устройства.
Claims (2)
- 3 менно на С-вход этого же триггера по ступают тактовые импульсы. Передний фронт первого тактового импульса, полностью присутствующего в данном временном интервале управл ющего сигнала, устанавливает первый D-триггер в состо ние, разрешающее прохождение сигнала через элемент И-НЕ, Одновременно снимаетс обнуление со второго D-трйггера пода чей на его R- и D-входы уровн логической единицы. Проинвертированный импульс поступает на С-вход второго D-триггера и после окончани действи этого импульса на второй О-триггер , который также переключаетс по переднему фронту 2. Недостатком известного устройства вл ютс ограничен ные функциональные возможности, определ емые низким быс родействием и зависимостью длительности управл ющего сигнала от периода следовани тактовых импульсов. Низкое быстродействие объ сн етс задержкой момента по влени импульса (выделенного из тактовой последовательности ) на выходной шине устройства на врем включени первого D-триггера и элемента И-НЕ. Эт затрудн ет применение известного ус ройства дл временной прив зки управл ющих сигналов к моментам по вл ни тактовых импульсов в тех устрой ствах, где требуетс высока точность синхронизации. Если известное устройство примен етс дл формировани эталонного измерительного интервала, то длител ность последнего будет меньше длительности образцового тактового импульса как минимум на врем включени первого О-триггера (временем включени элемента И-НЕ можно пренебречь , так как оно практически ко пенсируетс временем его выключени Таким образом, известное устройство формирует эталонный интервал с погрешностью , котора будет тем больше , чем меньше длительность.эталонн го интервала. В результате оказываетс невозможным применение известного устрой ства дл формировани эталонных интервалов , длительность которых соизмерима со временем включени D-три Зависимость длительности управл щего сигнала от периода следовани тактовых импульсов в известном устроистве заключаетс в том, что длительность управл ющего сигнала должна быть не менее периода следовани тактовых импульсов. Это в свою очередь затрудн ет применение известного устройства в тех случа х, когда период следовани тактовых импульсов измен етс в процессе работы. Целью изобретени вл етс расширение функциональных возможностей устройства. Поставленна цель достигаетс тем, что в устройство, содержащее два О-триггера и первый элемент И-НЕ, первый вход.которого соединен с выходом первого D-триггера, введены второй элемент И-НЕ и инвертор, вход которого соединен с вторым входом первого элемента И-НЕ и с шиной тактовых импульсов, а выход подключен к С-входу первого D-триггера и первому входу второго элемента И-НЕ, выход которого соединен с S-входом первого D-триггера, D-вход которого соединен с вторым входом второго элемента И-НЕ и выходом второго D-триггера , R-вход которого подключен к выходной шине устройства и выходу первого элемента И-НЕ, а С-вход соединен с шиной управл ющего сигнала . На чертеже представлена структурна схема предлагаемого устройства. D-вход первого D-триггера 1 соединен с выходом второго О-триггера 2, R-вход которого соединен с выходом первого элемента И-НЕ 3, первый вход которого подключен к выходу D-тpиl- гера 1, а второй - к шине Ц тактовых импульсов. Шина 5 управл ющего сигнала соединена с С-входом О-триггера 2. Шина тактовых импульсов через инвертор 6 соединена с С-входом О-триггера 1 и с первым входом второго элемента И-НЕ 7, второй вход которого соединен о 0-входом D-триггера 1. Выход элемента И-НЕ 7 соединен с S-входом О-триггера 1. Выход элемента И-НЕ 3 вл етс выходной шиной 8 устройства. Устройство работает следующим образом . В исходном состо нии D-триггеры 1 и 2 нахбд тс в нулевом состо нии. При этом элемент И-НЕ 3 заблокирован уровнем логического нул с выхода О-триггера 1 и не пропускает тактовые импульсы на выходную шину 8 устройства. В момент по влени на С-входе D-тригге.ра 2 управл ющего сигнала в виде положительного импульса, этот D-триггер переходит в единичное состо ние . В результате чего на D-вхо де D-триггера 1 и на втором входе элемента И-НЕ 7 устанавливаетс уро вень логической единицы. В ближайшу к этому моменту паузу между тактовыми импульсами, когда на выходе ин вертора 6 действует уровень логичес кой единицы, на выходе элемента И-Н 7 формируетс уровень логического нул . При этом D-триггер 1 устанавливаетс в единичное состо ние, раз решающее работу элемента И-НЕ 3. В результате первый после по влени управл ющего сигнала положительный тактовый импульс обеспечивает форми рование на выходе элемента И-НЕ 3 и следовательно, на выходной шине 8 устройства импульса на уровне логического нул , длительность которого равна длительности тактового импуль са. С выхода элемента И-НЕ 3 этот импульс поступает на R-вход О-триггера 2 и возвращает его в исходное нулевое состо ние. При этом на выходе D-триггера 2 и, следовательно, на О-входе D-триггера 1 и на втором входе элемента И-НЕ 7 устанавливает с уровень логического нул . В результате чего в момент формировани на С-входе D-триггера 1 очередного положительного фронта D-триггер 1 возвращаетс в исходное нул.евое состо ние . При поступлении следующео управл ющего сигнала цикл работы устройства повтор етс . Достоинством предлагаемого устройства , по сравнению с известным, вл етс то, что задержка момента по влени выделенного импульса на выходной шине 8 устройства не зависит от времени включени D-триггеI ра 1 , а огГредел етс только временем включени элемента И-НЕ 3. Кроме того, длительность, управл ющего сигнала в предлагаемом устройстве не зависит от периода следовани тактовых импульсов и может быть практически любой, достаточной дл срабатывани D-триггера. Предлагаемое изобретение расшир ет функциональные возможности устройства . Формула изобретени Устройство дл выделени импульса из непрерывной импульсной последовательности , содержащее два D-тpиl- гера и первый элемент И-НЕ, первый вход которого соединен с выходом первого D-триггера, отличающеес тем, что, с целью расширени его функциональных возможностей , в него введены второй элемент И-НЕ и инвертор, вход которого соединен с вторым входом первого элемента И-НЕ и с шиной тактовых импульсов, а выход подключен к С-входу первого D-триггера и первому входу второго элемента И-НЕ, выход которого соединен с S-входом первого D-триггера, D-вход которого соединен с вторым входом второго элемента И-НЕ и выходом второго D-триггера, R-вход которого подключен к выходной шине устройства и выходу первого элеме.нта И-НЕ, а С-вход соединен с шиной управл ющего сигнала, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N° 572911, кл. Н 03 К 5/18, 1977.
- 2.Авторское свидетельство СССР N 61452ЦЭ, кл. Н 03 К 5/18, 1978 (прототип ).гтгвп S}ос
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813243628A SU953712A1 (ru) | 1981-02-05 | 1981-02-05 | Устройство дл выделени импульса из непрерывной импульсной последовательности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813243628A SU953712A1 (ru) | 1981-02-05 | 1981-02-05 | Устройство дл выделени импульса из непрерывной импульсной последовательности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU953712A1 true SU953712A1 (ru) | 1982-08-23 |
Family
ID=20941471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813243628A SU953712A1 (ru) | 1981-02-05 | 1981-02-05 | Устройство дл выделени импульса из непрерывной импульсной последовательности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU953712A1 (ru) |
-
1981
- 1981-02-05 SU SU813243628A patent/SU953712A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4443766A (en) | Precision digital sampler | |
SU953712A1 (ru) | Устройство дл выделени импульса из непрерывной импульсной последовательности | |
SU1018215A1 (ru) | Формирователь импульсов | |
RU2110144C1 (ru) | Устройство синхронизации | |
SU894853A1 (ru) | Селектор импульсов по периоду следовани | |
RU1820385C (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
SU663094A1 (ru) | Устройство дл задержки импульсов | |
SU1506524A1 (ru) | Формирователь импульсов | |
SU809351A1 (ru) | Устройство дл записи информацииВ РЕгиСТР СдВигА | |
SU1140234A2 (ru) | Генератор последовательности импульсов | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU1177879A1 (ru) | Частотно-фазовый компаратор | |
SU1539976A1 (ru) | Устройство дл синхронизации импульсов | |
SU1070687A1 (ru) | Устройство дл синхронизации импульсов | |
SU1734199A1 (ru) | Устройство синхронизации импульсов | |
SU1437973A1 (ru) | Генератор псевдослучайной последовательности | |
SU1177792A1 (ru) | Устройство дл измерени временных интервалов | |
RU1811003C (ru) | Устройство дл разделени импульсов | |
SU1170596A1 (ru) | Устройство дл синхронизации импульсов | |
SU658560A1 (ru) | Вычитатель частот | |
SU711673A1 (ru) | Селектор импульсной последовательности | |
SU758501A1 (ru) | Устройство дл синхронизации импульсов | |
SU1064446A1 (ru) | Селектор широтно-импульсных сигналов | |
SU1522404A1 (ru) | Преобразователь переменного напр жени в код | |
SU1269245A1 (ru) | Устройство формировани синхроимпульсов |