SU1177879A1 - Частотно-фазовый компаратор - Google Patents
Частотно-фазовый компаратор Download PDFInfo
- Publication number
- SU1177879A1 SU1177879A1 SU833575998A SU3575998A SU1177879A1 SU 1177879 A1 SU1177879 A1 SU 1177879A1 SU 833575998 A SU833575998 A SU 833575998A SU 3575998 A SU3575998 A SU 3575998A SU 1177879 A1 SU1177879 A1 SU 1177879A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- keys
- outputs
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
ЧАСТОТНО-ФАЗОВЫЙ КОМПАРАТ01 „ содержащий первый, второй и третий триггеры, первый и второй ключи и элемент И-НБ,причем первые входы первого и второго ключей соединены соответственно с второй и первой входными шинами, а выходы - с входами установки второго и третьего .триггеров соответственно, выходы которых подключены к первому и второму входам элемента И-НЕ, выход которого соединен с входами сброса второго и третьего триггеров, о тличающийс тем, что, с целью повышени точности, в него введены элементы И и ИЛИ, а первый триггер вьтолнен синхронизированным, причем первые и вторые входы элементов ИЛИ и И соединены соответственно с первой и второй входными шинами, а выходы - соответственно с тактовым входом и информационным входом первого триггера, единичный выход которого подключен к вторым входам первого и второго ключей, а нулевой выход - к третьему входу элемен .та И-НЕ, при этом выходы первого и второго кпючей. соединены с третьими входами соответственно второго и первого ключей, а выходы второго и третьего триггеров соединены соответственно с первой и второй выходными шинами.
Description
ч
ЭО Изобретение относитс к импульсной технике и может найти применение в системах автоматического регулировани , Цель изобретени - повышение точности сравнени частоты и фазы двух импульснь1х последовательностей за счет устранени неоднозначности и гистерезиса характеристики и области р авенства частот. На фиг. 1 изображена функциональ на схема koMnapaTopat на фиг. 2 пример выполнени ключа. Час-.тно-фазовый компаратор содержит с первого по третий триггеры 1-3, первый и второй ключи 4 и 5, элемент И-НЕ 6, первую и вторую входные шины 7 и 8, элемент ИЛИ 9, . элемент И 10, первую и вторую выход ные шины 11 и 12. . Перва и втора входные шины 7 и 8 соединены соответственно с первыми и вторыми входами элементов ИЛИ 9 и И 10, а также с первыми вхо дами соответственно второго и перво го ключей 5 и 4. Выходы элементов ИЛИ 9 и И 10 соединены соответствен но с тактовым и информационным входами первого триггера 1, единичный выход которого соединен с вторыми входами первого и второго ключей 4 и 5, выходы которых соединены с еди ничными входами соответственно втор го и третьего триггеров 2 и 3 и с третьими входами соответственно вто рого и первого ключей 5 и 4. Выходы второго и третьего триггеров 2 и 3 соединены с первой и второй выходны ми шинами 11 и 12 соответственно, а также с первым и вторым входами эле мента И-НЕ 6, третий вход которого соединен с нулевым выходом первого триггера 1, а выход - с входами сброса второго и третьего триггеров 2 и 3. . . Ключи 4 и 5 содержат с первого п четвертый элементы И-НЕ 13-16, причем выход элемента И-НЕ 13 соединен с первьтм входом элемента И-НЕ 14, выход которого соединен с,;пёовыми вх дами элементов И-НЕ 15 и 13, второй вход - с вторым входом элемента ,И-НЕ 15 и вл етс первым входом кл ча. Быход элемента И-НЕ 15 соединен с третьим входом элемента И-НЕ 14 и первым входом элемента И-НЕ 16, второй вход которого вл етс вторы входом ключа, а выход соединен с 792 вторым входом элемента И-НЕ 13 и третьим входом элемента И-НЕ 15. При этом четвертый вход элемента И-НЕ 14 вл етс третьим входом ключа, а выход - выходом ключа. .Элемент ИЛИ 9 должен иметь большее врем задержки, чем элемент И 10, причем разница должна быть не. меньше, чем врем срабатывани триггера 1. Последний срабатывает по фронту на тактовом входе, причем его состо ние определ етс уровнем сигнала на информационном входе. Ключи 4 и 5 реагируют на состо ние своих вторых (управл ющих) входов в течение времени tfp (tgp - врем срабатывани логического элемента) после прихода фронта импульса на их первые входы. При отсутствии входных импульсов на первом входе ключа (5), на его выходе устанавливаетс единичное состо ние. Если на втором (управл ющем ) входе ключа 4 (5) установлен логический ноль и при поступлении на первый вход ключа 4 (5) входных импульсов , на выходе ключа 4 (5) сох1ран етс логическа единица. Если на втором (управл ющем) входе ключа 4 (5) установлена логическа единица, то после прихода входного импульса на первый вход ключа 4 (5) через врем срабатывани логического элемента на выходе ключа 4 (5) по вл етс логический ноль, на врем действи входного импульса, устанавливающий в единичное состо ние триггер 2 (3). Устройство работает следующим образом. Периодические последовательности импульсов с частотой повторени fj и fj поступают на входы элементов И 10 и ИЛИ 9, на выходах которых по вл ютс как полностью, так частично совпадающие импульсы, и на первые входы ключей 4 и 5. В тех случа х, когда происходит совпадение по передним фронтам импульсов, триггер 1, реагирующий на состо ние информационного входа, в течение времени 2tcp после прихода единичного сигнала на тактовый вход перейдет в состо ние логической единицы. В следующий момент времени, за совпадением передних фронтов импульсов , на первый вход ключа 4 (5) поступает импульс большей частоты 3 и, инвертированный ключом, этот импульс устанавливает в единичное состо ние триггер 2 (3), а также поступает на третий (дополнительный вход другого ключа 5 (А), исключа срабатьгаание другого триггера 3 (2) до момента установки триггера 1 в нулевое состо ние и перехода в единичное состо ние ключей А и 5, Длительность входных импульсов должна быть не менее времени срабатывани логического элемента ИЛИ 9, триггера 1 и ключа 4 (5), В случае равенства фаз и частот повторени импульсов, последние одновременно поступают на входы логических элементов И 10 и ИЛИ 9 и пер вые входы ключей 4 и 5, Триггер при этом устанавливаетс в единич ное состо ние, а следующим импуль94 сом триггеры 2 и 3 одновременно устанавливаютс в состо ние логической единиць. Логический элемент И-НЕ 6, на входы которого поступают три единичных сигнала, формирует сигнал, устанавливающий триггеры 2 и 3 в нулевое состо ние, и цикл измерени повтор етс . При переходе от положени равен- , ства фаз и частот к положению с равШ )1ми частотами и несовпадаюцими фа|3ами установка триггеров 2 и 3 осу- ществл етс аналогично случаю неравенства частот. Таким образом, состо ние выходов триггеров 2 и 3 позвол ет однозначно определить совпадение частоты И фазы двух импульсных последователь-, ностей, а также знак разности их частот и фаз.
Фиг. 2
Claims (1)
- ЧАСТОТНО-ФАЗОВЫЙ КОМПАРАТОР, содержащий первый, второй и третий триггеры, первый и второй ключи и элемент И-НЕ,причем первые входы первого и второго ключей соединены : соответственно с второй и первой входными шинами, а выходы - с входами установки второго и третьего •триггеров соответственно, выходы которых подключены к первому и второму входам элемента И-НЕ, выход которого соединен с входами сброса второго и третьего триггеров, о тличающийся тем, что, с целью повышения точности, в него введены элементы И и ИЛИ, а первый триггер выполнен синхронизированным, причем первые и вторые входы элементов ИЛИ и И соединены соответственно с первой и второй входными шинами, а выходы - соответственно с тактовым входом и информационным входом первого триггера, единичный выход которого подключен к вторым входам первого и второго ключей, а нулевой выход - к третьему входу элемента И-НЕ, при этом выходы первого и второго ключей, соединены с третьими входами соответственно второго и первого ключей, а выходы второго и третьего триггеров соединены соответственно с первой и второй выходными шинами.1177879 А1 117
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833575998A SU1177879A1 (ru) | 1983-04-08 | 1983-04-08 | Частотно-фазовый компаратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833575998A SU1177879A1 (ru) | 1983-04-08 | 1983-04-08 | Частотно-фазовый компаратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1177879A1 true SU1177879A1 (ru) | 1985-09-07 |
Family
ID=21057948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833575998A SU1177879A1 (ru) | 1983-04-08 | 1983-04-08 | Частотно-фазовый компаратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1177879A1 (ru) |
-
1983
- 1983-04-08 SU SU833575998A patent/SU1177879A1/ru active
Non-Patent Citations (1)
Title |
---|
Компаратор частоты. - Приборы и системы управлени , 1979, № 11, с. 30. Авторское свидетельство СССР № 484621, кл. Н 03 D 13/00, 04.03.М. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3504200A (en) | Synchronizing circuit | |
SU1177879A1 (ru) | Частотно-фазовый компаратор | |
SU1026283A1 (ru) | Фазовый дискриминатор | |
SU1589373A1 (ru) | Частотно-фазовый дискриминатор | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
SU1425823A1 (ru) | Импульсно-фазовый детектор | |
SU1187169A1 (ru) | Устройство дл контрол шин синхронизации | |
SU1203685A1 (ru) | Частотно-фазовый детектор | |
SU1070687A1 (ru) | Устройство дл синхронизации импульсов | |
SU1128377A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1197121A1 (ru) | Устройство тактовой синхронизации | |
SU1128376A1 (ru) | Устройство дл синхронизации импульсов | |
SU1085003A1 (ru) | Формирователь сигнала опорной частоты | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU1115225A1 (ru) | Преобразователь код-временной интервал | |
SU1529429A1 (ru) | Устройство дл защиты от дребезга контактов | |
SU953712A1 (ru) | Устройство дл выделени импульса из непрерывной импульсной последовательности | |
SU1406748A1 (ru) | Дискретное фазосдвигающее устройство | |
SU1485447A1 (ru) | Устройство для мажоритарного выбора асинхронных сигналов | |
SU1370750A1 (ru) | Устройство тактовой синхронизации | |
SU1208548A1 (ru) | Устройство дл ввода информации | |
SU478429A1 (ru) | Устройство синхронизации | |
SU681574A2 (ru) | Цифровой частотно-фазовый детектор | |
SU902239A1 (ru) | Устройство дл сравнени частот | |
SU1277385A1 (ru) | Г-триггер |