SU1197121A1 - Устройство тактовой синхронизации - Google Patents

Description

триггера, выход которого подключен к второму-элементу И, выход которо го  вл етс  выходом блока управл емой задержки.

1

Изобретение относитс  к технике передачи данных и может быть исполь .зовано дл  синхронизации приемника дискретных сигналов при неизвестной заранее тактовой частоте сигналов или при изменении этой частоты в широких пределах.

Цель изобретени  - расширение диапазона изменени  тактовой частоты входного сигнала,

На чертеже представлена структур на  электрическа  схема устройства тактовой синхронизации.

Устройство содержит формировател 1 импульсов, первый, второй.и трети элементы ИЛИ 2, 3 и 4, первый, второй , третий и четвертый элементы И 5-8, элемент И-НЕ 9, первый, второй и третий триггеры 10-12, регист 13(, счетчик 14, решающий блок 15, блок 16 управл емой задержки, со-, держащий генератор 17 опорной частоты , элемент И 18, счетчик 19, компаратор 20 кодов, триггер 21. ,

Устройство тактовой синхронизации работает следующим образом.

При включении питани  импульсы с дополнительного выхода блока I6 управл емой задержки заполн ют счетчик 14, посЛе чего его счетный вход блокируетс  четвертым элементом И 8, управл емым через элемент И-НЕ 9 выходами счетчика 14.

Перед началом работы на вход начальной установки устройства пода .етс  импульс, который устанавливает второй триггер 11. в состо ние 1, открыва  первый элемент И 5. При по влен|1и на входе -уст ройства фронта входного сигнала формирователь 1 импульсов вьщает импульс , который разрешает запись в

регистр 13 содержимого счетчика 14,

.а затем своим задним фронтом сбрасывает в О счетчик 14 и устанавли .вает в 1 первый триггер 10 и трети триггер 12. При этом второй, третий и четвертый элементы И 6, 7 и 8 ока зьшаютс  открытыми, а счетчик 14 начинает счет импульсов, следующих с частотой генератора I7 опорной частоты. Если через врем  Т, равное

5 периоду тактовой частоты сигнала, на входе устройства по витс  очередной фронт посылки, то импульс с.формировател  1 импульсов пройдет на выход устройства, сбросит в О счетчик

0 19 блока 16 управл емой задержки, запишет в. регистр 13 код на выходе счетчика .14 и сбросит в О счетчик 14. Кроме того, импульс на входе блока 16 управл емой задержки сбрасывает в.О триггер 21 блока 16 управл емой задержки, закрыва  этим элемент И 18. Счетчики 14 и 19 начинают отсчет времени, причем компаратор 20 кодов сравнивает код с

0 выхода счетчика .19 С кодом на выходе регистра 13, соответствующим ранее зафиксированному значению Т периода тактовой частоты входного сигнала. При равенстве этих

5 кодов импульс с выхода компаратора 20 кодов устанавливает в 1 триггер 21, элемент И 18 открьшаетс  и импульс с генератора 17 опорной частоты проходит на выход блока 16 управ

0 л емой задержки.

Этот импульс через первый элемент ИЛИ 2 возвращаетс  на вход блока 16 управл емой задержки и, кроме того, через второй элемент И 6 проходит .

5 на выход устройства. Задний фронт

импульса с блока 16 управл емой задержки через третий элемент И 7 сбрасьшает в О третий триггер 12, ;что приводит к запиранию второго

элемента И 6. При этом устран етс  I возможность по влени  на выходе устройства паразитного тактового импульса вследствие прихода в этот тактовьй период фронта входного сигнала, задержанного по фазе относительно импульса на выходе блока задержки . Счетчик 19 начинает новый цикл счета, а счетчик 14 продолжает

счет либо до момента прихода фронтавходного сигнала, либо до полного заполнени . Решающий блок 15 сравнивает коды на выходе сче,тчика 14 (N) и на выходе регистра 13 (N.4) и при ,5-NY вьщает имдульс, который сбрасьшает в О первый и втойой триггеры 10 и II и устанавливает в 1 третий триггер 12. Второ элемент И 6 при этом открьгоаетс , разреша  проход на выход устройства очередного импульса с первого элемента ИЛИ 2, а первый и третий элементы И 5 и 7 запираютс , блокиру  вход сброса третьего триггера 12 и вход записи регистра 13.

Таким образом, с выхода -устройства снимаютс  тактовые импульсы, сфазированные с последним фронтом входного сигнала, и с частотой., определ емой периодом Т. В случае

.прихода очередного фронта посылки . сигнала корректируетс  фаза тактовых импульсов и, если следующий за этим фронт посылки приходит раньше, чем

N,, 1,5 N , то принимаетс , что рассто ние между этими двум  фронтами равно новому значению периода тактовых импульсов и соответствующий код из сче тчика 14 переписьтаетс 

в регистр 13. При этом тактова 

частота fp сигнала может измен тьс от f,f nofj2, где N - разр дность счетчиков 14, 19 и регистра 13с относительной скоростью

f(l/f)/df/d., где m - число следующих друг за другом посьшок без перехода с 1 на О и наоборот , причём, вхождение в синхронизм . при любой тактовой частоте сигнала

в пределах указанного диапазона происходит в течение одной посылки сигнала.. .

Claims (1)

1. УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ, содержащее блок управляемой задержки и формирователь импульсов, вход которого является входом устройства, а выход формирователя импульсов подключен к входу, сброса счетчика, выходы которого подключены к входам регистра, отличающееся тем, что, с целью расширения диапазона изменения тактовой . · частоты входного сигнала, в него . введены три элемента ИЛИ, три триггера, решающий блок, элемент И-НЕ и четыре элемента И, при этом выход формирователя импульсрв подключен к первым входам первого, второго и третьего элементов ИЛИ, первого элемента И й установочному входу Первого '· триггера, к входу сброса которого, а также к входу сброса, второго триггера и второму входу второго элемента ИЛИ подключен выход решающего блока, к первой группе входов которого и управляющим входам блока управляемой задержки подключены выходы регистра, к входу записи которого подключен выход первого элемента И, к второму входу которого подключен выход второго триггера, а выход первого элемента ИЛИ подключен к первому вхбду второго элемента И и входу блока управляемой задержки, выход которого подключен’ к второму входу первого элемента ЙЛИ и первому входу третьего элемента И, к второму входу которого подключен выход первого триггера, а выход третьего элемента И подключен к входу сброса третьего триггера, к установочному входу которого подключен выход второго элемента ИЛИ, а выход третьего триггера подключен к второму входу второго элемента И, выход которого является выходом устройства, входом начала установки которого является второй вход третьего элемента ИЛИ, выход которого подключен к установоч ному входу второго триггера, при этом выход элемента И-НЕ и дополнительный выход блока управляемой задержки подключены соответственно к первому и второму входам четвертого элемента И, выход которого подключен к счетному входу счетчика, выходы которого подключены к входам элемента И-НЕ и второй группе входов решающего блока, а блок управляемой задержки выполнен в виде генератора опорной частоты, выход которого подключен к первому входу элемента И и счетному входу счетчика й является дополнительным выходом блока управляемой задержки, входом которого являются объединенные входы сброса триггера и счетчика, выходы которого подключены к первой группе входов компаратора кодов, вторая группа входов которого'является управляющими входами блока, управляемой задержки, а выход компаратора кодов подключен к установочному входу

   SU „1197121

   1197421 триггера, выход которого подключен го является выходом блока управляк второму· элементу И, выход которо-»- ' емой задержки.