RU1795474C - Коррел ционное устройство дл измерени времени задержки - Google Patents

Abstract

Изобретение относитс  к специализированным цифровым устройствам извлечени  информации и служит дл  определени  знака и модул  времени задержки между случайными сигналами. Цель изобретени  - расширение функциональных возможностей за счет определени  времени задержки при априорно неопределенном знаке. Устройство содержит синхронизатор, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И, группу счётчиков, блок формировани  кода задержки, два элемента ИЛИ, элемент НЕ, регистр, регистр сдвига, два мультиплексора, компаратор и счетчик. 2 ил.

Description

Изобретение относитс  к специализированным цифровым устройствам извлечени  информации и служит дл  определени  знака и модул  времени задержки между случайными сигналами.

Наиболее близким по технической сущности к за вленному устройству  вл етс  коррел ционное устройство дл  измерени  времени задержки, содержащее регистр сдвига, группу счетчиков, первую и вторую группу элементов И, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, группу регистров сдвига, группу элементов ИЛИ, первый и второй элементы ИЛИ, синхронизатор , элемент И, блок формировани  кода задержки и коррел тор, содержащий синхронизатор , группу счетчиков, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И и элемент ИЛИ, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с выходом элемента НЕ, вход которого  вл етс  информационным

входом устройства, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими разр дными выходами регистра сдвига, вход обнулени  которого соединен с входами обнулени  счетчиков группы, с первым входом элемента ИЛИ коррел тора, с входами обнулени  регистров сдвига группы и с выходом первого элемента ИЛИ, первый вход которого соединен с обнул ющим входом блока формировани  кода задержки и  вл етс  обнул ющим входом устройства, входом опорного сигнала и первым тактовым входом которого  вл ютс  соответстенно информационный и тактовый входы регистров сдвига, выходы элементов И первой группы соединены со счетными входами соответствующих счетчиков группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с первыми входами элементов И первой группы, вторые входы которых соединены с выходом синхронизатора, вход за

ю

СП

N

2

пуска которого  вл етс  входом запуска устройства , выходы переполнени  счетчиков группы соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с входом запуска синхро- низатора коррел тора, с входами обнулени  счетчиков группы коррел тора и с входом останова синхронизатора, тактовый вход которого подключен к первому тактовому входу устройства, разр дные выходы первого регистра сдвига группы соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы коррел тора, вторые входы которых соединены с выходом-инвертора, тактовые вход синхронизатора коррел тора соединен с тактовыми входами регистров сдвига группы и  вл етс  вторым тактовым входом устройства, выходы переполнени  счетчиков группы коррел тора соединены с соответствующими разр дными входами блока формировани  кода задержки, выход начала работы которого соединен с вторым входом элемента ИЛИ коррел тора, второй вход первого элемента ИЛИ соединен с входом окончани  работы блока формировани  : кода задержки, информационный выход которого  вл етс  выходом устройства, выход i-ro (i 1, N-1, где N - число разр дов регистра сдвига) элемента ИЛИ группы соединен с информационным входом 1-го регистра сдвига группы, первый вход 1-го элемента ИЛИ группы соединен с выходом 1-го элемента И второй группы, вход 1-го элемента И второй группы соединен с выходом переполнени  соответствующего счётчика группы, второй вход 1-го элемента ИЛИ группы соединен с выходом (ifl)-ro регистра сдвига группы, вторые входы элементов И второй группы соединены с первым входом элемента И и подключены к входу опорного сигнала устройства, второй вход элемента И соединен с выходом переполнени  N-ro счетчика группы, выход .элемента И соединен с информационным входом N-ro регистра сдвига группы, в коррел торе выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены со вторыми входами соответствующих элементов И группы, выходы которых соединены со счетными входами соответствующих счетчиков группы, выход синхронизатора соединен со вторыми входами соответствующих элементов И группы , выход элемента ИЛИ соединен со входом останова синхронизатора.

В основе функционировани  устройства лежит задача отыскани  максимума апостериорной плотности веро тности оцениваемого параметра времени задержки , что обеспечиваетс  таким подбором значени  информативного параметра опорного сигнала, при котором функци  правдоподоби  достигнет своего максимума.

Т.о. дл  получени  достоверной оценки

в опережающий сигнал должна быть введена компенсирующа  задержка. Отмеченное позвол ет сделать вывод о том, что нормальна  работа измерител  предполагает наличие либо опорного сигнала, либо, если оба

сигнала поступают из канала св зи, наличие информации о знаке временного рассогласовани , дл  того, чтобы опережающий сигнал мог условно быть выбран за опорный. Разумеетс , указанные требовани  ограничивают функциональные возможности устройства ..

Цель изобретени  - расширение функ- циональных возможностей за счет определени  времени задержки при априорно

неопределенном знаке.

Поставленна  цель Достигаетс  тем, что в коррел ционное устройство дл  измерени  задержки, содержащее синхронизатор, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,

группу элементов И, группу счетчиков, блок Формировани  кода задержки, два элемента ИЛИ, элемент НЕ и два регистра, разр дные выходы первого регистра соединены с первыми входами одноименных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы , выходы которых подключены к первым входам одноименных счетчиков группы, выход первого элемента ИЛ И соединен со входом останова синхронизатора, вход запуска

которого  вл етс  входом запуска устройства , тактовый вход которого соединен с тактовыми входами синхронизатора и первого регистра, выход элемента НЕ подключен ко вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход окончани  работы блока формировани  кода задержки соединен с первым входом второго элемента ИЛИ, второй вход которого подключен ко входу установки блока формировани  кода

задержки и соединен со входом начальной

установки устройста, выход второго элемента ИЛИ подключен ко входам сброса счетчиков , согласно изобретению введены два мультиплексора, компаратор и счетчик, выходы младшего и старшего разр дов которого соединены соответственно с управл ющим входом первого мультиплексора и тактовым входом второго регистра и с тактовым входом второго мультиплексора

5 и первым входом первого элемента ИЛИ, второй вход которого подключен к выходу начала работы блока формировани  кода задержки , информационные входы которого соединены с выходами счетчиков группы, а информационные выходы подключены к

первым информационным входам второго мультиплексора и компаратора и к информационному входу второго регистра, выход которого соединен со вторыми информационными входами второго мультиплексора и компаратора, выход больше которого подключен к управл ющему входу второго мультиплексора, выход которого  вл етс  выходом модул  времени задержки устройства , выход окончани  работы блока форми- ровани  кода задержки соединен со счетным входом счетчика, вход сброса которого подключен ко входу начальной установки устройства, информационными входами которого  вл ютс  информацион- ные входы первого мультиплексора, выходы которого соединены соответственно со входом элемента НЕ и информационным входом первого регистра .

На фиг. 1 показана функциональна  схема за вл емого устройства; на фиг. 2 временные диаграммы, иллюстрирующие работу устройства.

Функциональна  схема (фиг, 1) содержит регистр 1 сдвига, группу счетчиков 2- 1+2-N, группу элементов И 3-1+3-N, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4-1+4-N, элемент НЕ 5, блок 6 формировани  кода задержки, синхронизатор 7, мультиплексор 8, буферный регистр 9, компаратор 10, эле- мекты ИЛИ 11 и 12, счетчик 13м мультиплексор 14. Первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 4 соединены с выходом элемента НЕ 5, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 4 соединены с соответствующими разр дными выходами регистра 1 сдвига, первый вход элемента ИЛИ 12 соединен с обнул ющим входом 1 блока 6 и  вл етс  входом RST устройства, выход элемента ИЛИ 12 соединен с входами сброса счетчиков группы 2, выходы элементов И группы 3 соединены со счетными входами соответствующих счетчиков группы 2, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 4 соединены с первыми входами элементов И группы 3, вторые входы которых соединены с выхода- мисинхронизатора 7, вход запуска которого  вл етс  входом запуска СО устройства, тактовый вход синхронизатора 7 обьединен с тактовым входом регистра 1 сдвига и служит тактовым входом CLK устройства, выход элемента ИЛИ 11 соединен с входом останова синхронизатора 7, а первый вход соединен с выходом 3 начала работы блока 6, информационный выход которого подключен к входу параллельной записи информации буферного регистра 9, к первому информационному входу компаратора 10 и к первому информационному входу мультиплексора 14, второй информационный вход которого обьединен с вторым информационным входом мультиплексора 10 и подключен к информационному выходу буферного регистра 9, тактовый вход которого соединен с первым разр дным выходом счетчика 13, второй разр дный выход которого подключен к второму входу элемента ИЛИ 11 и к тактовому входу мультиплексора 14, счетный вход счетчика 13 обьединен с вторым входом элемента ИЛИ 12 и подключен к выходу 2 окончани  работы блока б, информационный вход которого соединен с выходами переполнени  счетчиков группы 2, вход сброса счетчика 13 подключен к аналогичному входу устройства, первым и вторым входами исследуемых сигналов X(t) и Y(t) которого  вл ютс  соответственно первый и второй информационные входы мультиплексора 8, первый и второй выходы которого подключены соответственно к входу элемента НЕ 5 и к информационному входу регистра 1 сдвига, управл ющий вход мультиплексора 8 соединен с первым разр дным выходом счетчика 13, управл ющий вход мультиплексора 14 соединен с первым выходом компаратора 10, выход мультиплексора 14, а также первый и второй выходы компаратора 10 служат информационными выходами устройства.

Временные диаграммы (фиг. 2) содержат:

импульсы RST обнулени  устройства фиг. 2а);

импульс СО запуска устройства (фиг. 26);

логические уровни на выходе 3 начала работы блока 6 (фиг. 2в);

тактовые импульсы на выходе синхронизатора 7 (фиг. 2г);

логические уровни на выходе 2- оконча- ни  работы блока 6 (фиг. 2д);

логические уровни на первом (фиг. 2е) и втором (фиг. 2ж) разр дных выходах счетчика 13.

Работает коррел ционное устройство (фиг. 1) следующим образом.

Началу цикла вычислений, который состоит из двух этапов, предшествует обнуление устройства, дл  чего на вход RST подают обнул ющий импульс (фиг. 2в). Т.о. устройство устанавливаетс  в исходное состо ние , характеризующеес  наличием нулевых логических уровней на управл ющих входах мультиплексора 8 и мультиплексора 14. В св зи с указанным сигнал X(t) поступает на вход инвертора 5, а сигнал Y(t) на вход регистра 1 сдвига. Кроме того, на выход мультиплексора 14 коммутируетс  его первый информационный вход.

Запуск устройства осуществл ют установкой высокого логического уровн  на входе СО (фиг. 26), в ответ на что синхронизатор 7 выдает последовательность тактовых импульсов (фиг. 2г), служащих дл  стробировани  результатов побитного сравнени  сигнала X(t) и задержанных копий Y(t), Число побитных совпадений подсчитывает в каждом из каналов соответствующий счетчик группы 2. При переполнении первым одного из счетчиков группы 2, что свидетельствует о фиксации им максимального значени  знаковой коррел ционной функции, блок 6 формировани  кода задержки вырабатывает импульс начала работы блока (фиг. 2в). Длительность импульса равна времени поиска переполнившегос  канала. При этом останавливаетс  счет, ведущийс  счетчиками группы 2, и на информационном выходе блока 6 устанавливаетс  код канала, в котором получен максимум. Это сопровождаетс  по влением на выходе 2 окончани  работы блока 6 короткого импульса (фиг. 2д), который обнул ет счетчики группы 2 и записывает единицу в счетчик 13 (фиг. 2е). Последнее приводит х переключению мультиплексора 8, во-первых, и, во-вторых, к записи в буферный регистр 9. кода переполнившегос  кана- ла. В свою очередь, переключение мультиплексора 8 приводит к подаче сигнала .X(t) на вход регистра 1 сдвига, а сигнала Y(t) на вход элемента НЕ 5, что  вл етс  началом второго этапа.

После обнулени  счетчиков группы 2 и переключени  мультиплексора 8, синхронизатор 7 возобновл ет подачу тактовых импульсов (фиг. 2г) на объединенные входы элементов И группы 3 и счетчики группы 2 вновь ведут счет числа совпадений. Однако, если на предыдущем этапе компенсирующа  задержка тп, вводима  дл  максимизации числа совпадений в одном из каналов, вводилась в сигнал Y(t), то сейчас тп вводитс  в сигнал X(t), По окончании счета блок б формирует код канала переполнени , который передаетс  на информационные входы буферного регистра 9, компаратора 10 и мультиплексора 14. В то же врем  упом нута  информаци  не может быть записана в буферный регистр 9, т.к. он служит дл  хранени  данных, .полученных на первом этапе, и стробируетс  в момент окончани  первого этапа. В итоге в компараторе 10 сравниваютс  коды каналов переполнени  на первом и на втором этапах анализа. Больший по величине из кодов передаетс  на выход мультиплексора 14 и по синхроимпульсу с второго разр дного выхода счетчика 13 (фиг. 2ж) фиксируетс  на выходе мультиплексора , до получени  результата следующего цикла вычислений. Параллельно выдаетс  информаци  о знаке задержки.

Дл  обосновани  рассмотренной процедуры вычислени  времени задержки т в услови х неизвестного знака, обратимс  к выражению дл  знаковой коррел ционной функции, вычисл емой в устройстве:

Rxy Ц X/ti) Y(ti)J. I 0

гдет.| т,| г ±i AT; 1 0,1,2,...;

AT - период стробировани , К - емкость счетчиков группы 2. Счита , .что Y(ti)  вл етс  смещенной по времени копией X(ti), можно положить два случа : Y(ti)X(ti + г) и Y(ti) X(ti - т). В первом случае Y(ti) опережает X(ti), во втором наоборот . При подстановке X(ti ±t) в формулу дл  Rxy в обоих случа х имеем выражение дл  знаковой автокоррел ционной функции Rfr) огибающа  которой обладает таким свойством, как R(T) R(0), при любом т 0, а в услови х монотонности R(TI) R(r2), при It2i Itil, Следовательно, если в запаздывающий сигнал Y(ti) (ti - т) внести некото- рую компенсирующую задержку тп п Аг/ O..N-1, Ат- дискрет задержки, в частном случае А г - AT), то получим R(- г- rn)fl

i к - 1.

2 X(ti) X(ti-т-Гп), причем max{Rx

i 0

х (- r-rn) будет получен при min{ rn}, что в за вл емом устройстве будет выполнено при п 0. Т.е. устройство выдает ошибочный

результат: номер канала, соответствующий нулевой задержке. Если же компенсирующа  задержка т вводитс  в опережающий сигнал Y(ti) X(ti + г), то результат оказываетс  верным и естественно отличным от нул , т.к. т 9й 0 и выражение

i к - i R(r-rn) 2 tx(ti)x(ti+r-rn)

I 0

обратитс  в максимум при min{ т- тп}. Разумеетс  последнее условие будет достигнуто при п .

В силу вышеизложенного можно заключить , что в коррел ционном устройстве (фиг.

1) при неи естном знаке г, истинным оценочным временем гп  вл етс  та задержка, вносима  регистром 1 сдвига, котора  отвечает каналу с номером, отличным от нул . По окончании цикла вычислений значение модул  величины rn вычисл ют как произведение кода номера канала на выходе мультиплексора 14 и дискрета задержки Дг. Знак задержки определ ют по состо нию выходов признака сравнени  компаратора 10.. Если г 0, на выходах компаратора 10 устанавливаютс  логические нули,

При построении измерител  в качестве коммутатора 8 может быть использован сдвоенный мультиплексор типа 155КП2. Дл  чего выводы № 10 и № 11 (нумераци  согласно справочным данным 155КП2) объедин ют с выводами N° 5 и № 6 соответственно , на которые и подают сигналы Y(t) и X(t). Компаратор 10 типа 531 СП 1, а в качестве синхронизируемого многоразр дного мультиплексора 14 с фиксацией выходных состо ний может быть использован мультиплексор типа 555КП13.

Эффективность изобретени  заключаетс  в расширении класса решаемых задач за счет вычислени  времени задержки между сигналами, знак временного рассогласовани  которых неизвестен, и определени  самого знака.

Claims (1)

1. Формула изобретени  Коррел ционное устройство дл  измерени  времени задержки, содержащее синхронизатор , группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И, группу счетчиков, блок формировани  кода задержки, два элемента ИЛИ, элемент НЕ, регистр и регистр сдвига, разр дные выходы первого регистра соединены с первыми входами одноименных элементов ИС- КЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых подключены к первым входам одноименных элементов И группы, вторые входы которых соединены с выходами синхронизатора , а выходы подключены к счетным входам одноименных счетчиков группы, выход первого элемента ИЛИ соединен с входом останова синхронизатора, вход запуска которого  вл етс  входом запуска устройства, тактовый вход которого соединен с тактовыми входами синхронизатора и регистра сдвига, выход элемента НЕ подключен к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход окончани  работы блока формировани  кода задержки соединен с первым входом второго элемента ИЛИ, второй вход которого под- ключен к входу установки блока формировани  кода задержки и соединен с входом начальной установки устройства, выход второго элемента ИЛИ подключен к входам сброса счетчиков, отличающее- с   тем, что, с целью расширени  функциональных возможностей за счет определени 

   времени задержки при априорно неопределенном знаке, в него введены два мультиплексора , компаратор и счетчик, выходы младшего и старшего разр дов которого соединены соответственно с управл ющим

   входом первого мультиплексора и тактовым входом регистра и с тактовым входом второго мультиплексора и первым входом первого элемента ИЛИ, второй вход которого подключен к выходу начала работы блока

   формировани  кода задержки, информационные входы которого соединены с выходами счетчиков группы, а информационные выходы подключены к первым информационным входам второго мультиплексора и

   компаратора и к информационному входу регистра, выход которого соединен с вторыми информационными входами второго мультиплексора и компаратора, выход Больше которого подключен к управл ющему входу второго мультиплексора, выход которого  вл етс  выходом модул  времени задержки устройства, выход окончани .работы блока формировани  кода задержки соединен со счетным входом счетчика, вход

   сброса которого подключен к входу начальной установки устройства, информационными входами которого  вл ютс  информационные входы первого мультиплексора, выходы которого соединены соответственно с входом элемента НЕ и информационным входом регистра.сдвига.