SU1058021A1 - Умножитель частоты - Google Patents
Умножитель частоты Download PDFInfo
- Publication number
- SU1058021A1 SU1058021A1 SU813364230A SU3364230A SU1058021A1 SU 1058021 A1 SU1058021 A1 SU 1058021A1 SU 813364230 A SU813364230 A SU 813364230A SU 3364230 A SU3364230 A SU 3364230A SU 1058021 A1 SU1058021 A1 SU 1058021A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- duration
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
1. УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий первый счетчик, регистр переноса, формирователь синхронизирующих импульсов, генератор импульсов и преобразователь код - временной интервал, установочные входы которого подключены к роответствующим выходам регистра переноса, вход синхронизации объединен со счетным входом первого счетчика и подключен к выходу генератора импульсов, выход которого вл етс выходом умножител частоты, при этом вход синхронизации регистра переноса соединен с первым выходом формировател синхрон и ЗИРУЮ1ДИХ импульсов, второй выход которого соединен с входом установки О первого счетчика, вход формировател синхронизирующих импульсов вл етс входом умножител частоты, отлич ающи и с тем, что, с целью повышени точности умножени , введены комбинационный сумматор, второй и третий счетчики , преобразователь кода, блок определени длительности временных интервалов и элемент И, при этом второй счетчик включен между выходом преобразовател код - временной интервал и первым входом блока определени длительности временных интервалов , .второй вход которого объеди- О нен с входом установки третье го счетчика и подключен к второму выходу формировател синхронизирующих импульсов, выходы третьего счетчика подключены к установочным входам преобразовател кода, выход которого соединен с первой группой входов комбинационного сумматора, втора группа входов комбинационного сумматора подключена к выходам первого счетчика, а выходы соединены с установочными входами регистра переноса , первый выход блока определени длительности временных интервалов соединен с входом управлени преобразовател кода, а второй выход подклюi чен к первому входу элемента И, выход которого соединен со счетным вхо (Л дом третьего счетчика, другой вход элемента И подключен к .выходу генератора импульсов. 2. Умножитель по п. 1,отличающийс тем, что блок определени длительности временных интервалов содержит первый, второйи третий триггеры, элемент И и элемент ИЛИ, при этом первый вход установки первого триггера и первый- вход устаО1 новки О второго триггера объеди00 нены и вл ютс первым входом блока о определени длительности временных интервалов, первый вход установки IsD О первого триггера и первый вход установки второго триггера объединены и вл ютс вторым входом . .блока определени длительности временных интервалов, неинверсный выход первого триггера соединен с вхо|дом . установки О третьего триггера , первым входом элемента ИЛИ и первым входом элемента И, неинверсный выход второго триггера соединен с входом установки третьего триггера, вторым входом элемента ИЛИ и вторым входом элемента И, инверсный выход первого триггера соединен с вторим входом установки i втр
Description
рого триггера, инверсный выход второго триггера соединен с вторым входом установки 1 первого триггера , выход элемента И подключен к вторым входа) установки О nepBO jq го и второго триггеров, выход третье-:
го триггера вл етс первым выходом блока определени длительности временных интервалов, выход.элемента ИЛИ вл етс вторьш выходом блока определени длительности времен . ных интервалов.
Изобретение относитс к измерительной и вычислительной технике н может быть использовано дл делени повтор ющихс временных интервалов на целое число равных частей. .Известен умножитель частоты, который содержит генератор импульсов , сметчики, регистр, блок задер ки выходных импульсов и формирователь 1 . Недостаток умножител частоты состоит в том, что в его выходном сигнале присутствует паразитн& частотна модул ци . Наиболее близким по технической сущности к предлагаемому вл етс умножитель частоты, содержащий первый счетчик, регистр переноса формирователь синхронизирующих им-г Пульсов, генератор импульсов и пре разователь код - временной интерва установочные входы подключены к вы ходам регистра переноса, вход синхронизации объединен со счетным входом первого счетчика и подключе к выходу генератора импульсов, а выход вл етс выходом умножител частоты, при этом вход синхрониэации регистра переноса соединен с первым выходом формировател cHHjcp низирующих импульсов, второй выход формировател синхронизирующих импульсов соединен с входом установк О первого счетчика, вход форми ровател синхрднизиру ощик импульсо вл етс входом умножител .частот: ты 2 . Недостатком данного умножител частоты вл етс низка точность /умножени , обусловленна тем, что выходы первого счетчика непосредс венно подключены к установочным вхо дам регистра переноса, вследствие чего при колебани х частоты входног сигнала число выходных импульсов за фиксированный интервал времени не равно произведению числа период входного сигнала на коэффициент умножени частоты. Цель изобретени - повышение точности умножени . Поставленна цель достигаетс тем, что в умножитель частоты, содержасций первый счетчик, регистр переноса, формирователь синхронизирующих импульсов, генератор иютульсов и преобразователь код - временной интервал, установочные входы которого подключены к соответствующим выходам регистра переноса, вход синхронизации объединен со счетным входом первого счетчика и подключен к выходу генератора импульсов, выход которого вл етс выходом умножител частотыj при этом вход синхронизации регистра переноса соединен с выходом формировател синхронизирующих импульсов, второй выход которого соединен с входом установки О первого счетчика, вход форм 11ровател синхронизирующих импульсов вл етс входом умножител частоты, введены комбинационный сум1«атор, второй и третий счетчики, преобразователь кода, блок определени длительности временнс х интервалов и элемент И, при этом второй счетчик включен между выходом преобразоватед код временной интервал и первым входом блока определени длительности временных интервалов, второй вход которого объединен с входом установтретьего счетчика и подключен к второму выходу формировател синхронизирующих импульсов, выходы третьего счетчика подключены к установочным входам преобразовател кодов, выход которого соединен с первой группой входов комбинационного сумматора, втора группа входов комбинационного сумматора подключена к вь1ходам первого счетчика , а выходы соединены с установочными входами регистра переноса, первый выход блока определени длительности временных интервалов соег динен с входом управлени преобразовател кода, а второй выход подключен к первому входу элемента И, выход которого соединен со счетным входом третьего счетчика, другой вход элемента И подключен к выходу генератора импульсов. Блок определени длительности временных интерналов содержит первый , второй и третий триггеры, элемент И и элемент ИЛИ, при этом первый вход установки i первого триггера и первый вход установки
второго триггера объединены и вл ютс первым входом блока определени длительности временных интервалов, первый вход установки О первого триггера и первый вх установки 1 второго триггера объединены и вл ютс вторым входо блока определени длительности временных интервалов, неинверсный выход первого триггера соединен с входом установки О V третьего триггера, первым входом элемента И и первым входом элемента И, неинверсный выход второго триггера соединен с входом установки i« третьего триггера, вторым входом элемента ИЛИ и вторым входом элемента И, инверсный выход первого триггера соединен с вторым входом установки «I второго триггера, инверсный выход второго триггера соединен с вторым входом установки первого триггера, выход элемента И подключен к вторым входам
первого и второго
установки
триггеров, выход третьего триггера вл етс первым выходом блока определени длительности временных интервалов , выход элемента ИЛИ вл етс вторым выходом блока определени длительности временных интервалов .
На чертеже представлена структурна электрическа схема предлагаемого умножител частоты.
Умножитель частоты содержит генератор 1-импульсов, первый счетчнк 2, комбинационный сумматор 3, регистр 4 переноса, преобр эователь 5 код - временной интервал, фО1М«трователь 6 синхронизирующих импульсов, второй счетчик 7, блок 8 определени длительности временных интервалов, элемент И 9, третий счетчик 10, преобразователь 11 кода. Преобразователь 5 включает в себ вычитающий счетчик 12, накапливающий сумматор 13, формирователь 14 одиночного импульса , элемент И 15. Блок 8 содержит первый триггер 16, второй триггер 17, третий триггер 18, элемент ИЛИ 19, элемент И 20.
Умножитель частоты работает следующим образом.
fla вход формировател б поступает входной сигнал, имеющий период Tjj . При переходе входного сигнала через определенный уровень на выходе формировател 6 формируютс два коротких импульса. Первый из этих импульсов используетс дл записи кода в регистр 4, а второй кп установки первого счетчика 2 и
третьего счетчика 10 в нулевое состо ние .
За период Т входного сигнала в первый счетчик 2, емкость которого , равна М, поступает N импульсов с генератора 1, период следовани которых Тд. -Y
J. (1)
о Выходной.код N первого счетчика 2
суммируетс в комбинационном сумматоре 3 с выходным кодом аN преобразовател 11 и заноситс в регистр 4. Если частота входного сигнала посто нна , то код uN равен нулю.
Так как в младшие разр ды регистра 4 заноситс код из младших разр дов первого счетчика 2, которые образуют счетчик с емкостью п, то в младших разр дах регистра 4 хранитс код
М,по(}п1Н+ьМЬ
U)
а в старших разр дах регистра 4 -- код
25
,
С)
I
где Y1 - коэффициент умножени частоты .
Код 1 поступает на установочные входы вычитающего счетчика 12. После того, как на вход вычитающего счетчика 12 поступит MT импульсов генератора 1, код в нем становитс равным нулю, а на его выходе вырабатываетс импульс переполнени , который поступает на выход устройства, на счетный вход второго счетчика 7, на входы синхронизации записи кодов вычитающего счетчика 12 и накапливающего сумматора 13. При этом в счетчик 12 оп ть заноситс код N, , а содержимое накапливающего сумматора 13 и младших разр дов регистра 4
суммируютс .
Если наступает переполнение накапливающего сумматора 13, то сигнал на его выходе запускает формирователь 14, при этом элемент 15 закрываетс на один период колебаний генератора 1,. Тогда импульс переполнени вычитающего счетчика 12 по вл етс через врем
)T(,
(Я
55
.после того, как в него был записан код.
В общем виде интервал времени между моментом по влени i -го выходного импульса умножител частоты и началом периода равен
,МЛ.
(S)
Ч ti HjToH СледовательноI последний импуль умножител частоты по витс в момент времени т.е. через определенный интервал времени после момента записи кода в регистр 4. Емкость второго счетчика 7 равна п, поэтому импульсы н его выходе переполнени будут след вать с интервалом равным Т и сов .падать с моментом по влени импуль сов на втором выходе формировател б , если частота входного сигнала посто нна. ЕСЛИ частота входного сигнала измен етс во времени, то в этом случае выходные импульсы формирова тел 6 и второго счетчика 7 поступают на входы первого и второго триггеров 16 и 17 неодновременно и в зависимости от того, какой из этих импульсов по витс раньше, первый триггер 16 или второй триггер 17 будет находитьс в состо нни 1 в интервале времени между выходными импульсами формировател и второго счетчика 7. При этом выхо ные коды третьего счетчика 10 и пре образовател 11 будут отличны от ну л . Если частота входного сигнала ув личилась, то это приведет к уменьше нию длитeлJьнocти периоду входного сиг нала на величину ui по сравнению с предьадущей длительностью периода котора зафиксирована в виде кода К в регистре 4. Тогда раньше придет импульс с второго выхода формировател 6, третий счетчик 10 установит с в О, второй триггер 17 установитс в 1 к подтвердитс состо ние О первого триггера 16. При этом вход установки в i пер вого триггера 16 заблокируетс низ .Ким потенциалом инверсного выхода второго триггера 17. Высокий потенциал на неинверсном выходе второго триггера, 17 устанавливает третий триггер 18 в состо ние О, и на его инверсном выходе будет сигнал, логической 1,а через элемент 19 открывает элемент 9. Импульсы генератора 1 через элемент 9 поступают на счетный вход третьего счетчика 10 до тех пор, пока элемент 9 открыт, Через врем ui после момента по влени импульса на втором выходе формировател б на выходе переполнени второго счетчика 7 по витс импульс, который установит второй триггер 17 в состо ние Установить первый триггер 16 в сосв этом случае этот то ние импульс не может так как вход уста новки первого триггера 16 заранее заблокирован низким потенциалом на инверсном выходе второго триггера 17. Элемент 9 закроетс , а в третьем счетчике 10 будет хранитьс код .1 iH (7) Код лМ с выхода третьего счетчика 10 поступает в преобразователь 11 кода, и так как. на его входе управлени сигнал логической , то он преобразует кодлМ в дополнительный кодМ-лМ, где W - емкость третьего счетчика 10. Следовательно, на входы комбинационного сумматора 3 поступает код -Ь N с выхода преобразовател 11 и код N с выхода первого счетчика 2. В комбинационном сумматоре 3 эти коды суммируютс по модулю М. Выходной код комбинационного сумматора 3 равный tl-bN заноситс в регистр 4. Тогда период следовани выходных импульсов умножител частоты несколько уменьшитс , вследствие чего сократитс практически до нул длительность временного интервгша между выходыми имг1ульсами формировател 6 и второго счетчика 7. Если частота входного сигнала уменьшилась, то это приведет к увеличению длительности периода входного сигнала на величину fit по срав-, нению с пpe дыдyщeй длительностью периода. Тогда раньше придет импульс с выхода переполнени первого счетчика 7, первый.триггер 16 установитс в , а в интервале времени ty-t на счетный вход третьего счетчика 10 будут поступать импульсы генератора 1.. Третий счетчик 10 установлен в нуль ранее выходным импульсом формировател 6 в начале периода входного сигнала, а к моменту по влени следующего импульса на выходе формировател 6 в нем будет коддМ . В рассматриваемом случае, когда частота входного .сигнала уменьшилась, на вход управлени преобразовател 11 поступает сигнал логического О, поэтому выходной код преобразовател 11 равен лМ . Этот код в комбинационном сумматоре 3 суг лируетс с кодом Ц , а в регистр 4 заноситс кодЫ+ьЧ. Это приведет к тому, что период следовани выходных импульсов умножите- : л частоты несколько увеличитс , вследствие чего сократитс практически до нул длительность временного интервала между выходными импульсами второго счетчика 7 и формировател 6. Дл предотврсцдени случайной устаовки первого триггера 16 и второго риггера 17 в состо ние i« используетс элемент 20. ВыходноД сигнал Элемента 20 поступает на входы
установки в О первого триггера 16 и второго триггера 17,: если оба этих триггера наход тс в состо нии . Таким образом, благодар введению новых узлов удаетс повысить точность умножител частоты. Так как каждому периоду входного сигнала
всегда соответствует ровно И выходных импульсов, то в любом интервале времени число выходных импульсов умножител частоты равно произведению количества периодов входного сигнала в этом интервале времени и коэффициента умножени частоты.
Claims (2)
1. УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий первый счетчик, регистр переноса, формирователь синхронизирующих импульсов, генератор импульсов и преобразователь код - времен- . ной интервал, установочные входы которого подключены к роответствующим выходам регистра переноса, вход синхронизации объединен со счетным входом первого счетчика и подключен к выходу генератора импульсов, выход которого является выходом умножителя частоты, при этом вход синхронизации регистра переноса соединен с первым выходом формирователя синхронизирующих импульсов, второй выход которого соединен с входом установки ’’О1’ первого счетчика, вход формирователя синхронизирующих импульсов является входом умножителя частоты, отличающи йся тем, что, с целью повышения точности умножения, введены комбинационный сумматор, второй и третий счетчики, преобразователь кода, блок определения длительности временных интервалов и элемент И, при этом второй счетчик включен между выходом преобразователя код - временной интервал и первым входом блока определения длительности временных интервалов, .второй вход которого объеди-_ нен с входом установки ’’О’1 третьего счетчика и подключен к второму выходу формирователя синхронизирующих импульсов, выходы третьего счетчика подключены к установочным входам преобразователя кода, выход которого соединен с первой группой входов комбинационного сумматора, вторая группа входов комбинационного сумматора подключена к выходам перво го счетчика, а выходы соединены с установочными входами регистра переноса, первый выход блока определения ’ длительности временных интервалов соединен с входом управления преобразователя кода, а второй выход подключен к первому входу элемента И, выход которого соединен со счетным вхо-t
SU ,,, 1058021 дом третьего счетчика, другой вход элемента И подключен к .выходу генератора импульсов.
2. Умножитель поп. 1,о т л и чающийс я тем, что блок определения длительности временных интервалов содержит первый, второй’и третий триггеры, элемент И и элемент ИЛИ, при этом первый вход установки 1'1’' первого триггера и первый вход установки ’’О1’ второго триггера объединены и являются первым входом блока определения длительности временных интервалов, первый вход установки ’’О'1 первого триггера и первый вход установки ''ι’’ второго триггера объединены и являются вторым входом . .блока определения длительности временных интервалов, неинверсный выход первого триггера соединен с вхо!дом. установки ''0*' третьего триггера, первым входом элемента ИЛИ и первым входом элемента И, неинверсный выход второго триггера соединен с входом установки 1 '1' ' третьего триггера, вторым входом элемента ИЛИ и вторым входом элемента И, инверсный выход первого триггера соединен с вторым входом установки ’’1' ' вто1058021 рого триггера, инверсный выход второго триггера соединен с вторым входом установки '·1·1 первого триггера, выход элемента И подключен к вторым входам установки ’’О’’ первого го и второго триггеров, выход третье-?
го триггера является первым выходом блока определения длительности временных интервалов, выход.элемен та ИЛИ является вторым выходом бло ка определения длительности времен ных интервалов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813364230A SU1058021A1 (ru) | 1981-12-08 | 1981-12-08 | Умножитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813364230A SU1058021A1 (ru) | 1981-12-08 | 1981-12-08 | Умножитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1058021A1 true SU1058021A1 (ru) | 1983-11-30 |
Family
ID=20986114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813364230A SU1058021A1 (ru) | 1981-12-08 | 1981-12-08 | Умножитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1058021A1 (ru) |
-
1981
- 1981-12-08 SU SU813364230A patent/SU1058021A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетепьетво СССР №346721, кл. Н 03 В 19/10, 1972. 2. Авторское свидетельство СССР 765818, кл. С, 06 F 7/52, 1980 (прототип). . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4471299A (en) | Circuit for digital phase difference measuring and synchronizing between pulse trains | |
JPS57173230A (en) | Phase synchronizing circuit | |
SU1058021A1 (ru) | Умножитель частоты | |
GB1509960A (en) | Device for synchronising clock pulses of a receiver with those of a transmitter in transmitting-receiving equipment | |
JPS558166A (en) | Data transmission system | |
GB1195141A (en) | Improvements in or relating to Digit Storage and Transmission Means. | |
SU1401630A1 (ru) | Устройство дл фазовой синхронизации | |
SU1283976A1 (ru) | Преобразователь кода в период повторени импульсов | |
SU1123087A1 (ru) | Умножитель частоты | |
SU1277351A1 (ru) | Умножитель частоты следовани импульсов | |
SU1190456A1 (ru) | Цифровой умножитель частоты | |
SU1226633A1 (ru) | Устройство формировани импульса в середине временного интервала | |
SU624235A1 (ru) | Устройство дл скольз щего усреднени электрических сигналов | |
SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU504306A1 (ru) | Устройство дл генерировани тактовых сигналов | |
SU886234A1 (ru) | Цифровой фазовый детектор | |
SU1335996A1 (ru) | След щий умножитель частоты | |
SU1160433A1 (ru) | Коррел ционный измеритель времени запаздывани | |
SU1408384A1 (ru) | Двухполупериодный преобразователь фаза-код | |
SU559217A1 (ru) | Устройство регистрации моментов времени | |
SU1598135A1 (ru) | Умножитель частоты следовани импульсов | |
JPS55145452A (en) | Receiving timing signal producing system | |
SU1138800A1 (ru) | Устройство дл формировани слова из слогов | |
SU1654980A1 (ru) | Преобразователь код-временной интервал | |
SU443398A1 (ru) | Устройство дл преобразовани троичных кодов, записываемых на магнитный носитель |