SU1408384A1 - Двухполупериодный преобразователь фаза-код - Google Patents

Abstract

Изобретение может быть использовано при создании фазометров и устройств выделени  информации фазовых радиотехнических систем. Двухполупериодный преобразователь (ДГШП) фаза-код содержит ДППП 1 фаза - интервал времени, двухка- нальный блок 2 квантовани , включаюпи1Й элементы И 8, 9 и генератор 10 счетных импульсов , блок 3 логической обработки, включающий элементы 1-1 11, 13, элемент ИЛИ 12, инвертор 14, элемент ИЛИ 4, делитель 5 частоты на два, включающий триггер 15 и элемент И 16, счетчик 6 и врем задающий блок 7, включающий формирователь 17 времени нреобразовани  и генератор 18 тактовых и.мпульсов. ДППП фаза-код имеет повышенную точность. 2 ил.

Description

г

та i - - I , I-I

II Ii

00

оо

00 4:

I Ii

пр.

Фиг. 1

Изобретение относитс  к радиоизмери- тёльной технике и может быть использовано

: при создании фазометров и устройств выделени  информации фазовых радиотехнических систем.

Цель изобретени  - повышение точности преобразовани  двухполупериодного преобразовател  фаза-код.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - временные диаграммы сигналов (дл  входной разности фаз больше 180°) в отдельных точках указанной схемы.

Двухполупериодный преобразователь фаза-код содержит двухполупериодный преобразователь 1 фаза интервал времени, выходы которого соединены с первым и вторым входами двухканального блока 2 квантовани , блок 3 логической обработки, первый выход которого соединен с одним из входов элемента ИЛИ 4 непосредственно, второй соединен с другим входом элемента ИЛИ через триггерный делитель 5 частоты иа два, а входы подключены к выходам двухканального блока 2, счетчик 6, импульсный вход которого подключен к выходу элеме}1та 4, а установочный объединен с входом врем за- дающего блока 7 и подключен к цепи синхронизации устройства, при этом вы.код вре- м задающего блока 7 соединен с управл ющим входом двухканального блока 2.

Двухканальный блок 2 содержит два эле мента И 8 и 9, первые входы которых объединены и подключены к выходу генератора 10 счетных импульсов, вторые соединены соответственно с первым и вторым выходами блока 1, третьи объединены и образуют управл ющий вход блока 2, соединенный с выходом блока 7, а выходы эле.ментов 8 и 9 соединены соответственно с выходами блока 2.

Блок 3 выполнен в виде полусумматора, причем по первому выходу блока вырабаты- ваетс  сигнал переноса, по второму - сигнал суммы, и, в простейщем случае, состоит из элемента И 11, выход которого соединен одновременно с первым выходом блока 3, элемента ИЛИ 12, входы которого соединены с соответствующими выходами блока 2 и входами элемента И 11, а выход элемента ИЛИ 12 соединен с входо.м элемента И 13, второй вход которого соединен с выходом инвертора 14, вход которого соединен с первым выходом блока 3, второй выхохЧ которого соединен с входом эле.мента И 13.

Триггерный делитель 5 частоты на два обычного типа и включает в себ  триггер 15 со счетным запуском, выход которого соединен с ОДН.ИМ из входов элемента И 16, другой вход которого объединен с входом счетного триггера 15 и соединен с входом триггерного делител  5, выход же элемента И 16 соединен с выходом делител  5.

0

5

0

5

0

О

5

Необходимым и достаточным дл  однозначного соответстви  входной разности фаз и выходного кода устройства  вл етс  условие N Tnp fK4, (1), где N - емкость счетчика 5; Тпр - врем  преобразовани ; { - частота следовани  квантующих импульсов на выходе генератора 10.

Врем задающий блок 7 представл ет собой формирователь 17 времени преобразовани  на основе триггерного делител  частоты с заданным коэффициентом делени , причем импульсный вход формировател  17 подключен к выходу генератора 18 тактовых импульсов, управл ющий образует вход врем задающего блока 7, а выход формировател  17  вл етс  одновременно выходом этого блока.

Устройство (фиг. 1) работает следующим образом.

На выходах двухполупериодного преобразовател  1 по положительным и отрицательным переходам входных сигналов (фиг. 2а) через ноль формируютс  и.мпульсы (фиг. 2с,6), длительность которых пропорциональна входной разности фаз (фазовые интервалы). В блоке 2 с помощью элементов И 8 и 9 фазовые интервалы в течение времени Тпр (фиг. 2g), формируемом во вре- м задающем блоке 7 по приходу синхроимпульса (фиг. 2f), заполн ютс  (фиг. 2h, i) счетными импульсами с выхода генератора 10 (фиг. 2е). Совпадающие по временному положению счетные импульсы, заполн ющие фазовые интервалы, выдел ютс  с помощью элемента И 11 на первом выходе блока 3 (фиг. 2j) и через элемент ИЛИ 4 поступают на импульсный вход счетчика 6. Благодар  инвертору 14 на врем  действи  5 этих импульсов элемент И 13 закрываетс  и на втором выходе блока 3 выдел ютс  только несовпадающие по времени счетные импульсы (фиг. 2k), прошедшие через элемент ИЛИ 12. В делителе 5 с помощью счетного триггера 15 и элемента И 16 количество этих импульсов за врем  Тпр уменьшаетс , а длительность приводитс  к длительности счетных импульсов (фиг. 2t), после чего они так же, как и импульсы с первого выхода блока 3,через элемент ИЛИ 4 направл ютс  на импульсный вход счетчика 6 (фиг. 2м). В начале каждого цикла преобразовани  синхроимпульсом по установочному входу (фиг. 2f) счетчик 6 переводитс  в исходное состо ние,(нулевое), при этом выходной код устройства соответствует входной разности фаз.

При выполнении услови  (1) выходной код будет полностью соответствовать входной разности фаз.

Claims (1)

1. Формула изобретени 

   5

   0

   Двухполупериодный преобразователь фаза-код , содержащий двухполупериодный преобразователь фаза-интервал времени.

   выходы которого соединены с первым и вторым входами двухканального блока квантовани , триггерный делитель частоты на два, врем задающий блок, элемент ИЛИ, выход которого соединен с импульсным входом счетчика, отличающийс  тем, что, с целью повышени  точности преобразовани , в него дополнительно введен блок логической обработки, входы которого подключены к выходам двухканального блока квантовани , а первый выход соединен с одним из входов элемента ИЛИ, другой вход которого подключен к второму выходу блока логической обработки через триггерный делитель частоты на два, при этом управл ющий вход двухканального блока квантовани  подключен к выходу врем задаюпдего блока, вход которого объединен с установочным входом счетчика и подключен к цепи синхронизации преобразовател .

   а

   §

   Х

   ЧУ

   си

   II

   -нкIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIHIHIIIII

   IIIII linilliHIIII

   шim

   ш

   mILL

   II iiiiiii iiiiiii

   I III 1 I I I III IIILLL

   III I I I mil III II 111 I I I 111 I I

   Фм.2

   7

   /

   /

   4,

   / У

   т.

   пр

   iniir IIIIIIII

   iiiiiiiiiiiiii

   ш

   mILL