SU1277351A1 - Умножитель частоты следовани импульсов - Google Patents

Abstract

Изобретение относитс  к цифровой измерительной технике и обеспечивает повышение быстродействи . Опорный генератор (ОГ) 1, делитель частоты 2, элемент И 12, элемент задержки 4, счетчик 5 и регистр пам ти 6 осуществл ют измерение и запоминание величины периода сигнала умножаемой частоты. ОГ 1, элемент И 13, регистр пам ти 6, счетчик 7, элементы И 11, ИЛИ 10 осуществл ют формирование импульсной последовательности с частотой, в К раз большей частоты входного сигнала. Счетчик 8 и дешифратор 9 формируют запрещающий сигнал на инверсном входе элемента И 11 после прихода k-ro импульса на счетный вход счетчика 8. Измерение текущего периода входного сигнала происходит одновременно с формированием выходного сигнала по результатам измерени  i на предьдущем периоде. Быстродействие повьщ1аетс  за счет введени  эле (Л С мента И 13 и подключени  счетного входа счетчика 8 к выходу элемента ИЛИ 10. 2 ил.

Description

I

Изобретение относитс  к цифровой измерительной технике и может быть использовано дл  преобразовани  частоты следовани  импульсов.

Целью изобретени   вл етс  повышение быстродействи .

На, фиг. 1 представлена структурна  электрическа  схема умножит«ш  частоты следовани  импульсов; на фиг. 2 - временные диаграммы работы умножител  частоты.

Умножитель частоты -следовани  импульсов содержит опорный генератор 1 делитель 2 частоты, формирователь 3 импульсов, элемент 4 задержки, первый счетчик 5., регистр 6 пам ти, второй счб1тчик: 7, третий счетчик 8, де .шифратор 9, элемент ИЛИ 10, первьй, второй и третий элементы И 11, 12 и 13.

Умнолситель частоты следовани  импульсов работает следующим образом.

Опорный генератор 1, делитель 2 частоты, формирователь 3 импульсов, второй элемент И 12, элемент 4 за- дерлски, первый счетчик 5 и регистр 6 пам ти осуществл ют измерение и запоминание величины периода сигнала умножаемой частоты с точностью, определ емой величиной ,-j) где k - коэ(1)фициент делени  делител  частоты 2; fg - частота опорного генератора 1 .

Опорный генератор 1, третий элемент И 13, второй счетчик 7, первьш элемент И 11 и элемент ИЛИ 10 совместно с регистром б пам ти осуществл ют формирование импульсной последовательности (на выходе умножител  частоты следовани  импульсов), с частотой , в k раз большей частоты входного сигнала.

Третий счетчик 8 и дешифратор 9 служат дл  формировани  запрещающего сигнала на инверсном входе первого элемента И 11 после прихода k-ro импульса на счетный вход третьего счетчика 8.

Измерение текущего периода входного сигнала происходит одновременно с формированием выходного сигнала по результатам измерени  на предыдущем периоде. Импульс с выхода формирова- т.ел  3 импульсов (фиг. 2 ) осуществл ет запись информации в регистр 6 пам ти и одновременно поступает на шшерсньй вход второго элемента И 12 который служ11т дл  исключени  возмож

77351

ности по влени  импульсов на счетном входе первого счетчика 5 в момент записи информаи 1и в регистр 6 пам ти. Одновременно осуществл етс  уста5 новка в ноль третьего счетчика 8. За держанный импульс (фиг. 2d) устанавливает первьп4 счетчик 5 в начальное состо ние, поступает на инверсный вход третьего элемента И 13, через

10 элемент ИЛИ 10 поступает на выход умножител  частоты следовани  импульсов , на установочный вход второго счетчика 7 и на счетньй вход третьего счетчика 8. На выходе дешифрато15 ра 9 формируетс  уровень логического О, когда двоичный код на выходе третьего счетчика 8 больше нул , но меньше К . В этом случае импульсы с выхода второго счетчика 7 через первый

20 элемент И 1 и элемент ИЛИ 10 поступают на выход умножител  частоты следовани  импульсов (фиг. 2h), на ус- тановочньй вход второго счетчика 7 и на счетньш вход третьего счетчика 8.

25 Поате поступлени  k -го импульса на счетньй вход третьего счетчика 8 по заднему фронту на выходе дешифратора 9 (фиг. 2S) устанавливаетс  уро

вень логической 1, которьй поступает на инверсный вход первого элемента И 11 и предотвращает по вление сдвоенных импульсов на выходе умножител  частоты следовани  импульсов в конце периода входного сигнала при увеличении его длительности.

Claims (1)

1. Изобретение относитс  к цифровой измерительной технике и может быть использовано дл  преобразовани  частоты следовани  импульсов. Целью изобретени   вл етс  повышение быстродействи . На, фиг. 1 представлена структурна  электрическа  схема умножит«ш  частоты следовани  импульсов; на фиг. 2 - временные диаграммы работы умножител  частоты. Умножитель частоты -следовани  им пульсов содержит опорный генератор 1 делитель 2 частоты, формирователь 3 импульсов, элемент 4 задержки, первый счетчик 5., регистр 6 пам ти, вт рой счб1тчик: 7, третий счетчик 8, де . шифратор 9, элемент ИЛИ 10, первьй, второй и третий элементы И 11, 12 и 13. Умнолситель частоты следовани  им пульсов работает следующим образом. Опорный генератор 1, делитель 2 частоты, формирователь 3 импульсов, второй элемент И 12, элемент 4 задерлски , первый счетчик 5 и регистр 6 пам ти осуществл ют измерение и запоминание величины периода сигнала умножаемой частоты с точностью, определ емой величиной ,-j) где k коэ (1)фициент делени  делител  частоты 2; fg - частота опорного генератора 1 . Опорный генератор 1, третий элемент И 13, второй счетчик 7, первьш элемент И 11 и элемент ИЛИ 10 совместно с регистром б пам ти осуществл ют формирование импульсной последовательности (на выходе умножител  частоты следовани  импульсов), с час тотой, в k раз большей частоты входного сигнала. Третий счетчик 8 и дешифратор 9 служат дл  формировани  запрещающего сигнала на инверсном входе первого элемента И 11 после прихода k-ro импульса на счетный вход третьего счет чика 8. Измерение текущего периода входного сигнала происходит одновременно с формированием выходного сигнала по результатам измерени  на предыдущем периоде. Импульс с выхода формироват .ел  3 импульсов (фиг. 2 ) осуществл ет запись информации в регистр 6 пам ти и одновременно поступает на шшерсньй вход второго элемента И 12 который служ11т дл  исключени  возмож 51 ности по влени  импульсов на счетном входе первого счетчика 5 в момент записи информаи 1и в регистр6 пам ти. Одновременно осуществл етс  установка в ноль третьего счетчика 8. За держанный импульс (фиг. 2d) устанавливает первьп4 счетчик 5 в начальное состо ние, поступает на инверсный вход третьего элемента И 13, через элемент ИЛИ 10 поступает на выход умножител  частоты следовани  импульсов , на установочный вход второго счетчика 7 и на счетньй вход третьего счетчика 8. На выходе дешифратора 9 формируетс  уровень логического О, когда двоичный код на выходе третьего счетчика 8 больше нул , но меньше К . В этом случае импульсы с выхода второго счетчика 7 через первый элемент И 1 и элемент ИЛИ 10 поступают на выход умножител  частоты следовани  импульсов (фиг. 2h), на установочньй вход второго счетчика 7 и на счетньш вход третьего счетчика 8. Поате поступлени  k -го импульса на счетньй вход третьего счетчика 8 по заднему фронту на выходе дешифратора 9 (фиг. 2S) устанавливаетс  уровень логической 1, которьй поступает на инверсный вход первого элемента И 11 и предотвращает по вление сдвоенных импульсов на выходе умножител  частоты следовани  импульсов в конце периода входного сигнала при увеличении его длительности. Формула изобретени  Умножитель частоты следовани  импульсов , содержащий последовательно соединенные формирователь импульсов, элемент задерж1си, первьй счетчик, регистр пам ти, второй счетчик, первый элемент И и элемент ИЛИ, а также опорный генератор, делитель частоты, второй элемент И, третий счетчик и дешифратор, причем вькод элемента ИЛИ соединен с входом управлени  установкой кода второго счетчика, а второй вход элемента ИЛИ соединен с входом установки начального состо ни  первого счетчика, счетный вход первого счетчика соединен с выходом второго элемента И, инверсньй вход которого соединен с выходом формировател  импульсо5 и с управл ющим входом регистра пам ти, а пр мой вход с выходом делител  частоты, вход которого соединен с выходом опорного генератора, инверсный вход первого элемента И соединен с выходом дешифратора , вход которого соединен с выходами соответствующих разр дов третьего счетчика, отличающийс   тем, что, с целью повышени  быс тродействи , в него введен третий элемент И, выход которого соединен с счетным входом второго счетчика, при2 1 чем пр мой вход третьего элемента И соединен с выходом опорного генератора , а инверсный - с выходом элемента задержки, установочный вход третьего счетчика соединен с выходом формировател  импульсов, а его счетный вход соединен с выходом элемента ИЛИ, который  вл етс  выходом умножител  частоты следовани  импульсов.

   пппппппппппшпппппппппппп

   п п п п п п

   f

   п пппппппппппп

   ПППППППППППП ППППП 1

   «

   fff

   л

   i

   сриг.2