SU1241506A1 - Устройство синхронизации - Google Patents
Устройство синхронизации Download PDFInfo
- Publication number
- SU1241506A1 SU1241506A1 SU843686068A SU3686068A SU1241506A1 SU 1241506 A1 SU1241506 A1 SU 1241506A1 SU 843686068 A SU843686068 A SU 843686068A SU 3686068 A SU3686068 A SU 3686068A SU 1241506 A1 SU1241506 A1 SU 1241506A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- time
- interference
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к электросв зи . Повьошаетс достоверность синхронизации путем анализа входных импульсов как по времени поступлени , так и по длительности. Устр-во содержит двоичный счетчик (ДС) 1, два элемента И 2 и 3, элемент ИЛИ 4, формирователь коротких импульсов (ФКИ) 5 и тактируемый триггер (ТТ) 6. При приеме входного импульса возможны три случа : импульс не подвергалс в канале св зи воздействию помех, подвергалс частично и поражен помехой полностью. В случае приема входного импульса, подверженного искажению помехами в виде разрывов импульса , заполнение ДС 1 тактовыми импульсами происходит с перерывами при действии помех. Врем заполнени ДС 1 будет уже больше с (где tjj - врем заполнени ДС 1, фиксируемое по влением логической единицы на его выходе , дл 1-го случа ) на суммарную величину времени действи помех и не должно превьшать времени (где Тд - период коротких фазовых импульсов сброса, а - выбранное врем обнаружени сигнала Подача). В этом .случае прив зка обнаруженного импульса... Подача к началу развертки строки в приемнике осуществл етс ТТ 6. Ло- :гическа eдиницaJ с выхода ТТ 6 поступает на выход устр-ва в виде синхронизированного сигнала. Цель достигаетс введением элемента ИЛИ 4 и ФКИ 5. 1 ил. § (Л с СП Од
Description
1
Изобретение относитс к электросв зи и может быть использовано в факсимильной технике.
Целью изобретени вл етс повышние достоверности синхронизации -путем анализа входных импульсов как п времени поступлени , так и по длительности .
На чертеже представлена структурна схема устройства.
Устройство синхронизации содержи двоичный счетчик 1, первый 2 и второй 3 элементы И, элемент ИЛИ 4, фомирователь 5 коротких импульсов и тактйруемьй триггер 6.
Устройство синхронизации работае следующим образом.
При приеме входного импульса возможны три случа : импульс не подвергалс в канале св зи воздействию помех, подвергалс частично и поражен помехой полностью.
После включени устройства по сигналу начальной установки на корокое врем по вл етс положительный потенциал, который поступает на устновочный вход R тактируемого триггера 6 и через элемент И.ПИ 4 на R-вхо двоичного счетчика 1, устанавлива их в состо ние логического нул , т.е. в исходное состо ние. При этом с инверсного выхода двоичного счетчика 1 логическа единица подаетс на первый вход первого элемента И 2 разреша его работу. При по влении на входе входного импульса Подача в виде положительного сигнала, который подаетс на второй вход первого элемента И 2, импульсы с входа тактвых импульсов поступают на третий вход первого элемента И 2 и далее н счетный вход двоичного счетчика 1. Заполнение двоичного счетчика 1 про
ИСХОДИТ за врем Т , фиксируемое по влением логической единицы на его выходе, При этом дл удержани ее от сброса на первый вход первого элемента И 2 с инверсного выхода счетчика 1 подаетс запрет на дальнейшее прохождение тактовых импульсов. С этой же целью блокируетс подача через второй элемент И 3 импульсов сброса на R-вход двоичного счетчика 1. Импульсы сброса формируютс формирователем 5 коротких импульсов. С выхода формировател 5 коротких импульсов сброса импульсы поступают на первый вход второго элемента И 3 н при отсутствии
5
0
5
запрета на втором входе - на первый вход элемента ИЛИ 4, второй вход которого вл етс установочным (начальна установка). С выхода элемента ИЛИ 4 эти импульсы поступают на Rвход двоичного счетчика.1 дл его обнулени , Обнаруженный импульс Подача в виде логической единицы с выхода двоичного счетчика 1 подаетс на D-вход тактируемого триггера 6, который срабатывает после этого с приходом положительного перепада от фазового импульса на его С-вход, Логическа единица с выхода тактируемого триггера 6 поступает на выход устройства в виде синхронизированного сигнала. Б случае приема входного импульса , подверженного искажению помехами в. виде разрывов импульса, заполнение счетчика тактовыми импульсами , происходит с перерывами при действии помех, врем заполнени будет уже больше на суммарную величину времени действи помех и не должно превы- То
шать времени т-,
где Т.
период
коротких фазовых импульсов сброса,
Т а -- выбранное врем обнаружени
сигнала Подача.
В этом случае прив зка обнаруженного импульса Подача к началу развертки строки в приемнике осуществл етс тактируемым триггером 6 ана- логично рассмотренному выше. При действии на входе устройства одних толь ко помех, суммарна длительностьь которых меньше, двоичный счетчик 1 за врем между двум фазовыми импуль
сами сброса не успевает сработать, соответственно, и тактируемый триггер 6 i-ie срабатывает и на выходе присутствует логический нуль.
Claims (1)
- Формула изобретениУстройство синхронизации, содержащее двоичный счетчик, один из выходов которого соединен с объединенными первыми входами первого и второго элементов И; и тактируемый триггер, R-вход которого вл етс входом сигнала начальной установки, второй вход первого элемента И - сигнальным входом устройства, а также вход фазовых импульсов, отличающе е- с тем, что, с повыщени достоверности синхронизации путем ана3лиза входных импульсов как по времени поступлени , так и по длительности , в него введены формирователь коротких импульсов и элемент ИЛИ, при этом вьпсод первого элемента И под- ключен к С-входу двоичного счетчика, другой выход которого подключен к D-входу тактируемого триггера, С-вход которого объединен с входом формировател коротких импульсов и вл етс входом фазовых импульсов.064выход формировател коротких импульсов через второй элемент И подключен к первому входу элемента ИЛИ, второй вход которого объединен с R-входом таьтируемого триггера, а выход элемента ИЛИ подключен к R- входу двоичного счетчика, причем третий вход первого элемента И вл етс входом тактовых импульсов, а выход тактируемого триггера вл етс выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843686068A SU1241506A1 (ru) | 1984-01-02 | 1984-01-02 | Устройство синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843686068A SU1241506A1 (ru) | 1984-01-02 | 1984-01-02 | Устройство синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1241506A1 true SU1241506A1 (ru) | 1986-06-30 |
Family
ID=21098026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843686068A SU1241506A1 (ru) | 1984-01-02 | 1984-01-02 | Устройство синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1241506A1 (ru) |
-
1984
- 1984-01-02 SU SU843686068A patent/SU1241506A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1164909, кл. Н 04 L 7/02, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DK256176A (da) | Transmissionsanleg med en sender og en modtager til signaltransmission ved hjelp af diskrete udgangsverdier som karakteriserer de transmitterede signaler i tidskvantisering og en i det mindste trivalent amplitudekvantisering | |
EP0280254A3 (en) | Digital timing using a state machine | |
GB1053189A (ru) | ||
FI892643A (fi) | Menetelmä ja piirijärjestely bittikellon elvyttämiseksi vastaanotetusta digitaalisesta tietoliikennesignaalista | |
SU1241506A1 (ru) | Устройство синхронизации | |
SU1277351A1 (ru) | Умножитель частоты следовани импульсов | |
SU497736A1 (ru) | Устройство реверса в корректоре межсимвольных искажений | |
SU1285581A2 (ru) | Устройство дл синхронизации импульсов | |
SU1730732A1 (ru) | Устройство дл приема рекуррентного сигнала фазового пуска | |
SU640627A1 (ru) | Кодирующее устройство | |
SU875616A1 (ru) | Селектор импульсов | |
SU1172001A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU602881A1 (ru) | Цифровой фазовый дискриминатор | |
SU1499456A1 (ru) | Устройство тактовой синхронизации | |
SU1100605A2 (ru) | Измеритель повтор ющихс интервалов времени | |
SU815949A1 (ru) | Устройство дл измерени исправл ющейСпОСОбНОСТи пРиЕМНиКА дВОичНыХСигНАлОВ | |
SU1241507A1 (ru) | Фазоимпульсный дискриминатор | |
SU1099402A1 (ru) | Устройство дл формировани тактового синхросигнала | |
SU1092743A2 (ru) | Синхронизирующее устройство | |
SU1173535A1 (ru) | Расширитель импульсов | |
SU907860A1 (ru) | Цифровой некогерентный демодул тор сигналов относительной фазовой телеграфии | |
SU1157666A1 (ru) | Формирователь одиночного импульса | |
SU720826A1 (ru) | Устройство дл приема адресной комбинации | |
SU1205286A1 (ru) | Устройство дл обнаружени импульсного сигнала с заданными временными характеристиками | |
SU1522146A1 (ru) | Устройство прив зи к сигналам точного времени |