SU1157666A1 - Формирователь одиночного импульса - Google Patents

Формирователь одиночного импульса Download PDF

Info

Publication number
SU1157666A1
SU1157666A1 SU823458955A SU3458955A SU1157666A1 SU 1157666 A1 SU1157666 A1 SU 1157666A1 SU 823458955 A SU823458955 A SU 823458955A SU 3458955 A SU3458955 A SU 3458955A SU 1157666 A1 SU1157666 A1 SU 1157666A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bus
pulse
inputs
Prior art date
Application number
SU823458955A
Other languages
English (en)
Inventor
Алексей Михайлович Машкин
Юрий Иванович Пинженин
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU823458955A priority Critical patent/SU1157666A1/ru
Application granted granted Critical
Publication of SU1157666A1 publication Critical patent/SU1157666A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

сд
Од О)
а 1 Изобретение относитс  к импульсной технике и может быть использова но при построении дискретных устройств , в частности в синхронизаторах . Цель изобретени  - повьгаение надежности за счет упрощени . На фиг.1 изображена структурна  схема предлагаемого формировател  одиночного импульса; на фиг,2 - вре менные диаграммы, по сн ющие работу формировател , Формирователь одиночного импульс содержит ЭК-триггер 1, информационный вход Л которого подключен к информационному входуD-триггера 2, выход - к первому входу первого элемента И 3, а инверсный выхо к входу второго элемента И 4, при этом выходы элементов И 3 и 4 подключены к входам элемента ИЛИ 5, подключенного выходом -к выходной шине 6, а третьи входы присоединены к входной шине 7 управл ющих сигналов , причем синхронизирующие входы JK- и 3)-триггеров соединены с шиной синхроимпульсов, Устройство работает следующим образом . При отсутствии на входной шине 7 управл ющих сигналов (фиг,2а) на обнул ющие входы ЯЗК-т.риггёра 1 и D-триггера 2 посто нно воздействует уровень логического нул , а триггеры 1 и 2 наход тс  в исходном обнуленном состо нии (фиг,2 в ,г), При по влении управл ющего импул са (фиг.2а)на информационные входы iJ, D и на обнул ющие входы К тригге ров 1 и 2 начинает воздействовать уровень логической единицы, и триг геры I и 2 последовательно переход  из нулевого в единичное состо ние в зависимости от момента прихода перед него фронта управл ющего импульса (фиг.2 01) по отношению к последовательности синхроимпульсов (фиг,25), следующих со скважностью равной двум Если передний фронт управл ющего импульса (фиг,2«) приходит во врем  отсутстви  сигнала по шине синхрошшульсов (фиг,25), то по переднему фронту последующего Gинxpoи шyльca СИ 1 срабатывает В-триггер 2 и на его пр мом выходе по вл етс  уровень логической единицы (фиг,2В), воздействующий на первый вход второго зле 62 мента И 4. Так как второй и третий входы второго элемента И 4 также наход тс  в единичном состо нии, товторой элемент И 4 срабатьгоает и на выходе элемента ИЛИ 5, св занном с выходной шиной 6, по вл етс  выходной импульс (фиг,2(). По заднему фронту синхроимпульса СЦ I срабатывает JK-триггер 1 и на его пр мом выходе по вл етс  уровень логической единицы (.фиг,2г). Уровень логического нул  с инверсного выхода 1)К- триггера 1 блокирует работу второго элемента И 4 по его второму входу и формирование выходного импульса ( фиг,2Э), По окончании входного управл ющего импульса (фиг,2а ) триггеры 1 и 2 устанавливаютс  в исходное нулевое, состо ние (фиг.2в,-ь), Формирователь одиночного импульса готов к приему следующего управл ющего импульса. Если передний фронт управл ющего импульса (фиг,2о() приходит во врем  . сигнала (например, СИ 2) по шине 8 синхроимпульсов (фиг,2 5), то по заднему фронту синхроимпульса СИ 2 срабатывает ЭК-триггер 1 и на его пр мом выходе по вл етс  уровень логической единицы (фиг,2ь), воздействующий на первый вход первого элемента ИЗ, Так как второй и третий входы первого элемента И 3 также наход тс  в единичном состо нии, то первый элемент И 3 срабатывает и на выходе элемента ИЛИ 5 по вл етс  выходной импульс (фиг,2 ), По переднему фронту синхроимпульса СИ 3 срабатывает D-триггер 2   на его пр мом выходе по вл етс  уровень логической единицы (фиг,2б). Уровень логического нул  с инверсного выхода D-триггера блокирует работу первого элемента И 3 по его второму входу и формирование выходного импульса . (фиг.). По окончании входного управл ющего импульса (фиг.2а) триг геры 1 и 2 устанавливаютс  в исходное нулевое состо ние (фиг.2 Б ,i). Фор мирователь готов к приему следующего 5травл ющего импульса. Врем  прив зки переднего фронта выходного импульса к переднему фрон у управл ющего сигнала в предлагаемом устройстве не превышает половины периода следовани  синхроимпульсов, а длительность выходиого импульса 3 рАвна половине периода синхроимпульсов. Таким формирование выходного следовани  буетс  врем , не превышающее один пеобразом , на риод следовани  последовательности импульса тре- синхроимпульсов. 11576664
Фиг. 2

Claims (1)

  1. (57 ) ФОРМИРОВАТЕЛЬ ОДИНОЧНОГО ИМПУЛЬСА, содержащий ЗК-триггер, информационный вход J которого соединен с входной шиной управляющих импульсов, синхронизирующий вход - с шиной синхроимпульсов, а прямой выход - с первым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, вторым входом подключенного к выходу второго элемента И, а выходом - к выходной шине, отличающийся тем, что, с целью повышения надежнос ти за счет управления, в него введен D-триггер, информационный и установочный входы которого подключены к шине управляющих импульсов, установочному R-входу JK-триггера и к третьим входам первого и второго элементов И, синхронизирующий вход - к шине синхроимпульсов, инверсный выход - к второму входу первого элемента И, а прямой выход - к Первому входу второго элемента И, второй вход которого соединен с инверсным выходом ЗК-триггера, информационный вход К которого соединен с шиной нулевого потенциала.' сл м
    О)
    Фи». /
    Изобретение относится к импульсной технике и может быть использовано при построении дискретных устройств, в частности в синхронизаторах. 5
SU823458955A 1982-06-29 1982-06-29 Формирователь одиночного импульса SU1157666A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823458955A SU1157666A1 (ru) 1982-06-29 1982-06-29 Формирователь одиночного импульса

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823458955A SU1157666A1 (ru) 1982-06-29 1982-06-29 Формирователь одиночного импульса

Publications (1)

Publication Number Publication Date
SU1157666A1 true SU1157666A1 (ru) 1985-05-23

Family

ID=21018660

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823458955A SU1157666A1 (ru) 1982-06-29 1982-06-29 Формирователь одиночного импульса

Country Status (1)

Country Link
SU (1) SU1157666A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Гутников B.C. Интегральна электроника в измерительных устройствах. Л., Энерги , 1980, с. 236. Авторское свидетельство СССР № 855973, кл. Н 03 К 5/01, 1981. *

Similar Documents

Publication Publication Date Title
SU1157666A1 (ru) Формирователь одиночного импульса
SU1451840A1 (ru) Устройство дл формировани импульсов
SU1667268A1 (ru) Устройство предварительной синхронизации
SU1163466A1 (ru) Формирователь импульсов
SU1243113A1 (ru) Устройство дл синхронизации импульсов
SU1117841A1 (ru) Устройство защиты от импульсных помех при синхронном приеме импульсных сигналов
SU1160550A1 (ru) Формирователь одиночного импульса
SU839041A1 (ru) Частотный дискриминатор
SU1476453A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU1188867A1 (ru) Устройство дл синхронизации импульсов
SU1381515A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1529427A1 (ru) Устройство дл временного разделени двух импульсных сигналов
RU1798919C (ru) Устройство дл контрол последовательности импульсов
SU856039A1 (ru) Устройство дл опроса частотных датчиков
SU1385283A1 (ru) Селектор последовательности импульсов
SU1411953A1 (ru) Селектор импульсов по длительности
SU1734199A1 (ru) Устройство синхронизации импульсов
SU1443148A1 (ru) Устройство дл обнаружени потери импульса
SU1173538A1 (ru) Селектор импульсов
SU1084980A1 (ru) Устройство дл преобразовани серии импульсов в пр моугольный импульс
SU1336217A1 (ru) Преобразователь серии импульсов в одиночный импульс
SU1355971A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU1070687A1 (ru) Устройство дл синхронизации импульсов
SU1190498A1 (ru) Устройство дл синхронизации импульсов
SU1148105A1 (ru) Устройство дл синхронизации импульсов