SU1190498A1 - Устройство дл синхронизации импульсов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ЛМПУЛЬСОВ, содержащее триггер , элемент совпадени  и два элемента задержки, выход первого из которых соединен с / -входом триггера, отличающеес  тем, что, с целью повышени  его надежности и расширени  функциональных возможностей , С-вход триггера соединен с выходом элемента совпадени , первый вход которого подключен к входной шине, а второй соединен с выходом первого элемента задержки, вход которого подключен к шине синхронизирующих импульсов, а инверсный выход триггера через второй элемент задержки соединен с третьим входом элемента совпадени .

Description

5 о-

(Л

-е

со о х

00

Фиг.1 Изобретение относитс  к импульсной технике и может быть использовано в устройствах обработки и передачи цифровых сигналов. Цель изобретени  - повышение надежности и расширение функциональных возможностей за счет устранени  ограничений на длительность и период следовани  синхронизирующих импульсов, устранени  искажений длительности синхронизированных импульсов на выходе устройства и улучшени  помехозащищенности. На фиг. 1 представлена блок-схема устройства дл  синхронизации импульсов; на фиг. 2 - временные диаграммы его работы. Устройство содержит триггер 1, вход S которого соединен с выходом элемента 2 совпадени , а вход R соединен с вторым входим элемента 2 совпадени  и выходом э.емснта о задержки, инверсный выход триггера соединен через элемент 4 задержки с третьим входом элемента 2 совпадени , первый вход которого соединен с входной шпной 5, а шина 6 синхронизирующих импульсов соединена с входом элемента 3 задержки, выходные шины 7-9 подключены соответственно к выходу элемента 2 совпадени  и пр мому и инверсному BbixoziaM триггера 1. Устройство работает следующим образом. В исходном состо нии напр жение на шинах 5 (асинхронных) и шинах 6 синхронизируюших импульсов соответствует уровню логического нул . Логический ноль с шины 6 синхронизирующих импульсов через элемент 3 задержки устанавливает на инверсном выходе триггера I уровень логической единицы и одновременно блокирует элемент 2 совпадени . В этом состо нии устройство находитс  до поступлени  на шину 6 синхронизирующих импульсов. Поступившие на шину 6 синхронизирующие импульсы сдвигаютс  элементом 3 задержки относительно начала асинхронных импульсов. Это значит, что импульсы синхронизации, перекрыва сь во времени с асинхронными импульсами, всегда отстают от последних. Сдвинутые во времени синхронизирующие импульсы поступают на вход элемента 2 совпадени  4 и разблокируют его. Если в это врем  на входе элемента совпадени  присутствует асинхронный импульс, то на выходе элемента 2 совпадени  по вл етс  логический ноль и устанавливает на пр мом выходе триггера 1 уровень логической единицы, а соответственно на инверсном выходе уровень логического нул . Этот ноль через элемент 4 задержки поступает на вход элемента 2 совпадени  и блокирует его. В результате этого на выходе элемента совпадени  формируетс  короткий импульс, длительность которого равна Тл Т32 + T3I-T Т34, где Тз2 - врем  задержки элемента 2 совпадени ; тз1 - врем  задержки срабатывани  триггера 1; тз4 - врем  задержки второго эле.мента 4 задержки. В этом состо нии устройство находитс  до окончани  синхронизирующего импульса . По окончании его блокируетс  элемент совпадени , а на инверсном выходе триггера формируетс  уровень логической единицы. Устройство возвращаетс  в исходное состо ние, а на выходных шинах 7-9 формируют синхронизированный импульс . Дл  соблюдени  этого услови  величина задержки первого элемента задержки должна быть равна: где т„ - максимальное значение временного рассогласовани  переднего фронта асинхронного импульса относительно переднего фронта синхронизирующего импульса.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ИМПУЛЬСОВ, содержащее триггер, элемент совпадения и два элемента задержки, выход первого из которых соединен с R-входом триггера, отличающееся тем, что, с целью повышения его надежности и расширения функциональных возможностей, С-вход триггера соединен с выходом элемента совпадения, первый вход которого подключен к входной шине, а второй соединен с выходом первого элемента задержки, вход которого подключен к шине синхронизирующих импульсов, а инверсный выход триггера через второй элемент задержки соединен с третьим входом элемента совпадения.

   Фиг. /