SU1270881A2 - Формирователь пачек импульсов - Google Patents

Формирователь пачек импульсов Download PDF

Info

Publication number
SU1270881A2
SU1270881A2 SU853914461A SU3914461A SU1270881A2 SU 1270881 A2 SU1270881 A2 SU 1270881A2 SU 853914461 A SU853914461 A SU 853914461A SU 3914461 A SU3914461 A SU 3914461A SU 1270881 A2 SU1270881 A2 SU 1270881A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
pulse
flop
Prior art date
Application number
SU853914461A
Other languages
English (en)
Inventor
Анатолий Александрович Гаришин
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU853914461A priority Critical patent/SU1270881A2/ru
Application granted granted Critical
Publication of SU1270881A2 publication Critical patent/SU1270881A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике. Явл етс  дополнительным изобретением к авт;св. № 1005292. Может быть использовано в цифровой технике и в дискретных устройствах автоматики. Цель изобретени  - расширение функциональных возможностей - достигаетс  за счет формировани  пачек с заданным числом четных функций, повьшение достоверности за счет возможности формировани  пачек независимо от длительности запускающих импульсов и моментов их поступлени . Дл  этого в формирователь пачек импульсов дополнительно введен третий D-триггер 8. Формирователь также содержит задающий генератор 1, делитель 2 частоты D-триггеры 3 и 4, элемент И 5, элементы И-НЕ 6 и инвертор 7. Устройство обес§ печивает формирование пачек импульсов с заданным четным числом импуль (Л сов, равным 2,4,8,16... и т.д. 2 ил. Ю -Ч 00 00 JSJ CffuS t

Description

Изобретение относится к импульсной технике, может быть использовано в цифровой технике и дискретных устройствах автоматики и является усовершенствованием известного устройства по основному авт.св. № 1005292. I Цель изобретения - расширение функциональных возможностей за счет формирования пачек с заданным числом четных импульсов и повышение достоверности за счет возможности формирования пачек независимо от длительности запускающих импульсов и моментов их поступления.
На фиг.1 представлена функциональная схема формирователя пачек импульсов1,' на фиг.2 - временные диаграммы, поясняющие его работу.
Формирователь пачек импульсов содержит (фиг.1) задающий генератор 1, делитель 2 частоты, первый D-триггер 3, второй D-триггер 4, элемент И 5, элемент И-НЕ 6, инвертор 7,третий D-триггер 8, причем выход генератора 1 соединен с входом делителя 2 частоты и первым входом элемента И-НЕ 6, второй вход которого через инвертор 7 подключен к выходу делителя 2 частоты и первому входу элемента И 5, второй вход которого соединен с прямым выходом первого D-триггера 3, D-вход которого соединен с общей шиной, С-вход - с D-входом и инверсным выходом второго D-триггера 4, С-вход которого соединен с выходом элемента И 5, прямой выход второго D-триггера 4 соединен с третьим входом элемента И-НЕ 6, выход которого является выходом устройства, источник'запускающих импульсов соединен с D- и С-входами третьего D-триггера 8, R-вход которого соединен с С-входом первого D-триггера 3, S-вход которого соединен с инверсным выходом третьего D-триггера 8.
Устройство работает следующим образом.
Запускающий импульс (фиг.2г) длительностью больше периода импульсов делителя 2, поступающий по времени в отсутствие импульса разрешения с делителя частоты 2 (фиг.2б) устанавливает третий D-триггер 8 в единичное состояние (фиг.2д), при этом второй D-триггер 3 также уста навливается в единичное состояние (фиг. 2е). Передним фронтом импульса с элемента И 5 (фиг.2ж) второй D-триггер 4 устанавливается в единичное состояние (фиг.2э), при этом сигналом с его инверсного выхода (фиг.2и) третий D-триггер 8 устанавливается в нулевое состояние. В результате совпадения сигналов с инвертора 7 (фиг. 2в), второго D-триггера 4 (фиг. 2з) и тактовых импульсов с задающего генератора 1 (фиг.2а) на выходе элемента И-НЕ 6 формируется пачка импульсов (фиг. 2к), поступающих на выход устройства. При совпадении переднего фронта следующего импульса разрешения с делителя ’2 частоты и сигналов с первого D-триггера 3 на выходе элемента И 5 (фиг. 2ж) формируется импульс, который устанавливает второй D-триггер 4 в нулевое состояние (фиг.2з), при этом передним фронтом импульса с инверсного выхода (фиг. 2и) первый D-триггер 3 устанавливается в нулевое состояние (фиг.2е). Тем самым устройство приходит в исходное состояние и находится в нем до поступления следующего запускающего импульса.
Работа устройства в режиме поступления запускающих импульсов длительностью больше и меньше периода импульсов с делителя 2 частоты и совпадающих по времени с действием импульса разрешения на выходе делителя 2 частоты аналогично рассмотренной работе устройства.Временные диаграммы для обоих случаев приведены на фиг.2.

Claims (2)

  1. Изобретение относитс  к импульсной технике, может быть использовано в цифровой технике и дискретны устройствах автоматики и  вл етс  усовершенствованием известного устройства по основному авт.,св. № 1005292 Цель изобретени  - распшрение функциональных возможностей за счет формировани  пачек с заданным числом четных импульсов и повышение достоверности за счет возможности формировани  пачек независимо от дл тельности запускающих импульсов и моментов их поступлени . На фиг.1 представлена функционал на  схема формировател  пачек импульсов , на фиг.2 - временные диаграммы , по сн ющие его работу. Формирователь пачек импульсов содержит (фиг.1) задающий генератор 1j делитель 2 частоты, первый D-триг гер 3, второй D-триггер 4, элемент И 5, элемент И-НЕ 6, инвертор 7,тре тий D-триггер 8, причем выход генератора 1 соединен с входом делител  2 частоты и первым входом элемента И-НЕ 6, второй вход которого через инвертор 7 подключен к выходу делител  2 частоты и первому входу элемента И 5, второй вход которого соединен с пр мым выходом первого В триггера 3, D-вход которого соеди нен с общей шиной, С-вход - с D-BXO дом и инверсным выходом второго D-триггера 4, С-вход которого соеди нен с выходом элемента И 5, пр моз В1.1ХОД второго D-триггера 4 соединен с третьим входом элемента И-НЕ 6., выход которого  вл етс  выходом уст ройства, источникзапускающих импульсов соединен с D- и С-входами третьего D-триггера 8, R-вход котор го соединен с С-входом первого D тpиггepa 3, S-вход которого соединен с инверсным выходом третьего D-триггера 8. Устройство работает следуюпщм образом. Запускаюш 1й импульс (фиг.2г) ,ц:пи тельностью больше периода импульсов делител  2, поступающий по времени в отсутствие импульса разрешени  с де лител  частоты 2 (фиг.26) устанавливает третий D-триггер 8 в единичное состо ние (фиг.2д), при этом второй D-триггер 3 также устаавливаетс  в единичное состо ние (фиг. 2е). Передним фронтом импульа с элемента И 5 (фиг.2ж) второй -триггер 4 устанавливаетс  в едиичное состо ние (фиг.2з), при этом сигналом с его инверсного выхода (фиг.2и) третий D-триггер 8 устанавиваетс  в нулевое состо ние. В результате совпадени  сигналов с инвертора 7 (фиг. 2в), второго D-триггера 4 (фиг. 2з) и тактовых импульсов с задающего генератора 1 (фиг.2а) на выходе элемента И-НЕ 6 формируетс  пачка импульсов (фиг. 2к), поступающих на выход устройства. При совпадении переднего фронта следующего импульса разрешени  с делител  2 частоты и сигналов с первого D-триггера 3 на выходе элемента И 5 (фиг. 2ж) формируетс  импульс, который устанавливает второй D-триггер 4 в нулевое состо ние (фиг.2з), при этом передним фронтом импульса с инверсного выхода (фиг. 2и) первый D-тpиггfep 3 устанавливаетс  в нулевое состо ние (фиг.2е). Тем самым устройство приходит в исходное состо ние и находитс  в нем до поступлени  следующего запускающего импульса . Работа устройства в режиме поступлени  запускающих импульсов длительностью больше и меньше периода импульсов с делител  2 частоты и совпадающих по времени с действием импульса разрешени  на выходе делител  2 частоты аналогично рассмотренной работе устройства.Временные диаграммы дл  обоих случаев приведены на фиг.
  2. 2. Формула изобретени  Формирователь пачек импуЛьсов по авт.св. № 1005292, отличающийс  тем, что, с целью расширени  функциональных возможностей и повьш1ени  достоверности, в него дополнительно введен третий D-триггер, D- и С-входы которого соединены с шиной запускающих импульсов, R-вход соединен с С-входом первого триггера , S-вход которого соединен с инверсным выходом третьего триггера.
    J L
    taucaoovi Qj
    Г
    , С
SU853914461A 1985-06-25 1985-06-25 Формирователь пачек импульсов SU1270881A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853914461A SU1270881A2 (ru) 1985-06-25 1985-06-25 Формирователь пачек импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853914461A SU1270881A2 (ru) 1985-06-25 1985-06-25 Формирователь пачек импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1005292 Addition

Publications (1)

Publication Number Publication Date
SU1270881A2 true SU1270881A2 (ru) 1986-11-15

Family

ID=21184002

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853914461A SU1270881A2 (ru) 1985-06-25 1985-06-25 Формирователь пачек импульсов

Country Status (1)

Country Link
SU (1) SU1270881A2 (ru)

Similar Documents

Publication Publication Date Title
US4134073A (en) Clock system having adaptive synchronization feature
JPS61234140A (ja) 各クロツク信号が同期信号を含むときに使用される三重合クロツク分配デバイス
SU1270881A2 (ru) Формирователь пачек импульсов
US4242754A (en) Clock recovery system for data receiver
SU1190498A1 (ru) Устройство дл синхронизации импульсов
SU1322434A1 (ru) Устройство синхронизации импульсов
SU758500A1 (ru) Синхронизатор импульсов
SU1465935A2 (ru) Генератор импульсов
SU1075392A1 (ru) Устройство тактовой синхронизации и выделени пачки импульсов
SU1243113A1 (ru) Устройство дл синхронизации импульсов
SU1483617A1 (ru) Устройство дл синхронизации и формировани серии импульсов
SU565294A1 (ru) Устройство дл синхронизации входных сигналов многоканальной дискретной системы
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU839034A1 (ru) Формирователь импульсов
SU1622926A2 (ru) Формирователь временных интервалов
SU1529425A1 (ru) Устройство стробировани задержанных импульсных сигналов
SU1221715A1 (ru) Генератор импульсов
SU945968A1 (ru) Формирователь одиночных импульсов
SU439911A1 (ru) Устройство дл синхронизации импульсов
SU966911A1 (ru) Устройство формировани импульсной функции равнозначности
SU855981A1 (ru) Устройство синхронизации и нормировани импульсных последовательностей
SU1226638A1 (ru) Селектор импульсов
SU1378029A1 (ru) Устройство дл формировани импульсов
SU1476453A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
SU1529450A1 (ru) Управл емый делитель частоты