SU1529450A1 - Управл емый делитель частоты - Google Patents

Управл емый делитель частоты Download PDF

Info

Publication number
SU1529450A1
SU1529450A1 SU884372007A SU4372007A SU1529450A1 SU 1529450 A1 SU1529450 A1 SU 1529450A1 SU 884372007 A SU884372007 A SU 884372007A SU 4372007 A SU4372007 A SU 4372007A SU 1529450 A1 SU1529450 A1 SU 1529450A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
trigger
bus
Prior art date
Application number
SU884372007A
Other languages
English (en)
Inventor
Геннадий Сергеевич Афонин
Владимир Сергеевич Коробков
Юрий Владимирович Ашмаров
Original Assignee
Предприятие П/Я Ю-9270
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Ю-9270 filed Critical Предприятие П/Я Ю-9270
Priority to SU884372007A priority Critical patent/SU1529450A1/ru
Application granted granted Critical
Publication of SU1529450A1 publication Critical patent/SU1529450A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах цифровой и измерительной техники, в устройствах отсчета интервалов времени и устройствах синхронизации. Цель изобретени  - расширение частотного диапазона входного сигнала в сторону высоких частот при одновременном повышении надежности-достигаетс  тем, что сигнал, поступающий на вход предварительной установки счетчика импульсов, совпадает во времени с передним фронтом импульса на выходе первого формировател  5 импульсов. Это достигаетс  путем введени  в устройство второго формировател  9 импульсов и образовани  новых функциональных св зей. Кроме того, делитель частоты содержит счетчик 1 импульсов, триггер 3, инвертор 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, шины 2, 4, 7 кодовую, выходную, входную соответственно. 1 з.п.ф-лы, 2 ил.

Description

и/в./
Изобретение относитс  к импульсной технике и может быт использовано в устройствах цифровой и измерительной техники, в устройствах отсчета инвер торов времени и устройствах синхронизации .
Цель изобретени  - расширение частотного диапазона, входного сигнала в сторону высоких частот при одновре- менном повышении надежности.
Цель достигаетс  тем, что сигнал, поступаюпу1Й на вход предварительной установки счетчика импульсов, совпадает во времени с передним фронтом им- пульса на выходе первого формировател  импульсов.
На фиг,1 приведена электрическа  структурна  схема управл емого делител  частоты; на фиг.2 - временные диаграммы, по сн ющие работу делител 
Управл емый делитель частоты содержит счетчик 1 импульсов, информационные входы которого соединены с шиной 2 кода коэффициента делени ,
триггер 3, пр мой выход которого соединен с выходной шиной 4, тактовый вход - с выходом первого формировател  5 импульсов и входом инвертора 6, причем вход первого формировател  5 импульсов соединен с входной шиной.7, D-вход триггера 3 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, второй формирователь 9 импульсов, вход которого соединен с инверсным выходом триггера 3 и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, а выход - с входом предварительной установки счетч1|- ка 1 импульсов, выход переноса которого соединен с вторым входом элемен- та ИСКЛЮЧАЮЦЕЕ ИЛИ 8, а тактовый вход - с выходом инвертора 6,
Управл емый делитель частоты работает следующим образом,
По шине 7 на вход формировател  5 поступают импульсы (фиг.2а) ,. На выходе формировател  5 по вл ютс  импульсы по каждому фронту входных импульсов (фиг.2б) и п оступают через инвертор 6 на тактовый вход счетчика 1 импульсов (фиг,2в). Элемент 8 включен в цепь обратной св зи триггера 3 (между инверсным выходом и D-входом) и выполн ет функции управл емого инвертора. Поэтому когда на его второй вход с выхода переноса счетчика 1 поступает 1 (содержание летчика 1 не равно нулю), на D-вход
трип е.ра 3 поступает инверсное значе ние с его инверсного входа, т.е. сиг нал на D-Рходе совпадает с сигйалом на пр мом выходе, и триггер 3 при поступлении - на его тактовый вход импульсов не измен ет своего состо ни  (режим хранени ). Когда на второй вход элемента 8 поступает О (содержимое счетчика 1 равно нулю) , на D-вход триггера 3 поступает сигнал с его инверсного выхода без изменени  и триггер работает в счетном режиме. Например, вначале на пр мом выходе триггера 3 присутствовал сигнал О, а содержимое счетчика 1 импульсов не равно О, тогда перепад из О в 1 каждого импульса с выхода инвертора 6 (фиг.2в) уменьшает содержимое счетчика 1 на единицу (фиг.2г), а триггер 3 по переднему фронту импульсов с выхода первого формировател  5 импульсов не измен ют своего состо ни , так как элемент 8 находитс  в режиме инвертировани  и, последовательно, триггер 3 находитс  в режиме хранени . С приходом на шину 7 устройства N/2-го импульса (где N - коэффициент делени  частоты ) на выходе первого формировател  5 импульсов формируетс  N-й импульс, который уменьшает содержимое счетчика 1 импульсов до нулевого з,начени  и на его выходе переноса по вл етс  сигнал О (фиг.2д), элемент 8 переходит в режим повторител , а триг гер 3 - в счетный режим. По переднему фронту (N+l)-ro импульса с выхо- да первого формировател  5 импульсов триггер 3 опрокидываетс  и устанавливаетс  в единичное состо ние (фиг,2е По перепаду сигнала на выходе триг- гера 3 второй формирователь 9 импульсов формирует короткий импульс (фиг.2ж), который записывает в счетчик 1 импульсов код коэффициента делени  частоты N. На выходе переноса счетчика 1 импульсов по вл етс  1, триггер 3 переходит в режим хранени  С приходом N-ro импульса на шину 7 содержимое счетчика 1 импульсов вновь становитс  равным О, на выходе переноса счетчика по вл етс  сигнал О, триггер 3 переходит в счетный режим работы. По окончании N-ro периода входных импульсов ,2N-й импульс с выхода формировател  5 устанавливает триггер 3 в нулевое состо ние и в счетчик 1 импульсов
записываетс  код N-ro коэффициента делени  частоты. В итоге на шину 4 поступают импульсы со скважностью 2, частота следовани  которых равна частоте поступающих на шину 7 импульсов деленной на коэффициент делени , поданный на шину 2,

Claims (1)

  1. Формула изобретени  Управл емый делитель частоты, содержащий счетчик импульсов, информационные входы которого соединены с шиной кода коэфс идиента делени , триггер, пр мой выход которого сое- динен с выходной шиной, тактовый вход - с выходом первого формировател  импульсов и входом инвертора,при
    чем вход первого формировател  импульсов соединен с входной шиной, D-вход триггера - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отлнчающий- с   тем, что, с целью расширени  частотного диапазона входного сигнала в сторону высоких частот при одновременном повьш1ении надежности, в него введен второй формирователь импульсов, вход которого соединен с инверсным выходом триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход - с входом предварительной установки счетчика импульсов, выход переноса которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а тактовый вход - с выходом инвертора.
    п
    Г
    I
    .гъ.
    п.
     
    Фиг.2
SU884372007A 1988-01-27 1988-01-27 Управл емый делитель частоты SU1529450A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884372007A SU1529450A1 (ru) 1988-01-27 1988-01-27 Управл емый делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884372007A SU1529450A1 (ru) 1988-01-27 1988-01-27 Управл емый делитель частоты

Publications (1)

Publication Number Publication Date
SU1529450A1 true SU1529450A1 (ru) 1989-12-15

Family

ID=21353044

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884372007A SU1529450A1 (ru) 1988-01-27 1988-01-27 Управл емый делитель частоты

Country Status (1)

Country Link
SU (1) SU1529450A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1119176, кл, Н 03 К 23/00, 1983. Авторское свидетельство СССР 1238234, кл. Н 03 К 23/66, 1984. *

Similar Documents

Publication Publication Date Title
SU1529450A1 (ru) Управл емый делитель частоты
JPS5718128A (en) Frequency dividing circuit
SU1190491A1 (ru) Формирователь одиночного импульса
SU1238234A1 (ru) Управл емый делитель частоты
SU1312743A1 (ru) Устройство дл декодировани кода Миллера
SU1238194A1 (ru) Умножитель частоты
SU1195431A1 (ru) Устройство длф формировани серий импульсов
SU1172001A1 (ru) Устройство дл преобразовани серии импульсов в пр моугольный импульс
SU1023645A1 (ru) Устройство дл получени суммы и разности частот двух импульсных последовательностей
SU515265A1 (ru) Формирователь импульсов
SU1100605A2 (ru) Измеритель повтор ющихс интервалов времени
SU1083392A1 (ru) Устройство синхронизации
SU1734199A1 (ru) Устройство синхронизации импульсов
SU754660A1 (ru) Устройство выделения одиночного импульса
SU1529425A1 (ru) Устройство стробировани задержанных импульсных сигналов
SU677079A1 (ru) Устройство дл формировани временных интервалов
SU744622A1 (ru) Устройство дл определени отклонени частоты импульсной последовательности от заданной
SU613493A1 (ru) Формирователь одиночных импульсов
SU1112372A1 (ru) Устройство дл формировани импульсов разностной частоты
SU481128A1 (ru) Селектор импульсов
SU817992A1 (ru) Устройство дл задержки импульсов
SU917172A1 (ru) Цифровой измеритель временных интервалов
SU924840A1 (ru) Устройство дл синхронизации импульсов
SU785979A1 (ru) Селектор импульсов по периоду следовани
SU1265983A1 (ru) Селектор импульсов по частоте следовани