SU1238234A1 - Управл емый делитель частоты - Google Patents
Управл емый делитель частоты Download PDFInfo
- Publication number
- SU1238234A1 SU1238234A1 SU843794740A SU3794740A SU1238234A1 SU 1238234 A1 SU1238234 A1 SU 1238234A1 SU 843794740 A SU843794740 A SU 843794740A SU 3794740 A SU3794740 A SU 3794740A SU 1238234 A1 SU1238234 A1 SU 1238234A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- trigger
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах цифровой и измерительной техники , в устройствах отсчета интервалов и устройствах синхронизации. Устройство содержит счетчик 1 импульсов, шину 2 кода коэффициента делени , формирователь 3 импульсов , инвертор 4, элементы 5 и 6 И, триггеры 7 и 8, D-вход первого из которых соединен с шиной логического нул , элемент 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, одновибратор 10, входную 11 и выходную 12 шины, шину 13 начальной установки. Введение инвертора 4, элемента 6 И, одновибратора 10 и шины 13 начальной установки и их св зи с элементами устройства позволило уменьшить фазовый сдвиг между входным и выходным импульсами при сохранении скважности выходных импульсов, равной двум. В описании представлены временные диаграммы, по сн ющие работу устройства. 2 ил. ct (Л to со СХ) ю оо 4 Фиг.1
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах цифровой и измерительной техники , в устройствах отсчета интервалов и устройствах синхронизации.
Цель изобретени - уменьшение фазового сдвига между входными и выходными импульсами при сохранении скважности выходных импульсов, равной двум.
На фиг. 1 электрическа структурна схема управл емого делител частоты; на фиг. 2 - временные диаграммы, по сн ющие работу делител .
Управл емый делитель частоты содержит счетчик 1 импульсов, шину 2 кода коэффициента делени , формирователь 3 импульсов , инвертор 4, первый и второй элементы 5 и 6 И, первый и второй триггеры 7 и 8, D-вход первого из которых соединен с шиной логического «О, элемент 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, одновибратор 10, входную 11 и выходную 12 шины и шину 13 начальной установки, котора соединена с первыми входами первого и второго элементов 5 и 6 И и с R-входом второго триггера 8, выход которого соединен с выходной шиной 12 и с первым входом элемента 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого триггера 7, выход - с D-входом второго триггера 8, С-вход которого соединен через формирователь 3 с входной шиной 11, через инвертор 4 - с С-входом первого триггера 7, S-вход которого соединен с выходом первого элемента 5 И и непосредственно - с тактовым входом счетчика 1 импульсов, информационные входы которого соединены с шиной 2 кода коэффициента делени , выход переноса - с вторым входом первого элемента 5 И и с входом одновибратора 10, выход которого соединен с вторым входом второго элемента б И, выход которого соединен с входом предварительной установки счетчика 1 импульсов. Формирователь 3 импульсов может быть выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого непосредственно, а второй - через элемент задержки, соединены с входом.
Управл емый делитель частоты работает следующим образом.
В исходное состо ние устройство приводитс подачей логического «О на шину 13. При этом по R-входу устанавливаетс в нулевое состо ние триггер 8, по S-входу - в единичное состо ние триггер 7, по входу управлени предварительной установки в счетчик (вычитающий) записываетс двоичный код N коэффициента делени частоты.
По шине 11 на вход формировател 3 поступают импульсы входной частоты (фиг. 2а), на выходе которого формируютс короткие положительные импульсы по каждому фронту входных импульсов (фиг. 26) т. е. импульсы удвоенной входной частоты.
Элемент 9 включен в цепь обратной св зи триггера 8 (между пр мым выходом и D-входом) и выполн ет функции управл емого инвертора. Поэтому, когда на его второй вход с выхода триггера 7 поступает логическа «1, на D-вход триггера 8 поступает инверсное значение с его пр мого выхода и он работает в счетном режиме. Когда на второй вход элемента 9 с выхода триггера 7 поступает логический «О, он
выполн ет функцию повторител , и поэтому триггер 8 при поступлении на его тактовый вход импульсов не измен ет своего состо ни .
Первый импульс с выхода формировател 3 своим передним фронтом перебрасывает
триггер 8 в единичное состо ние (фиг. 2д), уменьшает содержимое счетчика 1 на единицу (фиг. 2е), а задним фронтом через инвертор 4 по тактовому входу устанавливает триггер 7 в нулевое состо ние (фиг. 2г),
Q в результате чего элемент 9 становитс повторителем, а триггер 8 переходит в режим хранени . С поступлением последующих импульсов измен етс лишь содержимое счетчика 1 на единицу. С приходом на шину 11 устройства N/2-го (где N - коэффициент
5 делени частоты) импульса при нечетном N или по его окончании при четном N на выходе формировател 3 формируетс N-й импульс , который уменьшает содержимое счетчика 1 до нулевого значени , а по его окончании на выходе перекоса счетчика 1 выраба тываетс нулевой потенциал (фиг. 2в), который , пройд через элемент 5, устанавливает по S-входу триггер 7 в единичное состо ние (фиг. 2г), чем переводит триггер 8 оп ть в счетный режим. Одновибратор 10, реагиру на отрицательный перепад с выхода переноса счетчика 1, вырабатывает короткий отрицательный импульс, который через элемент 6 записывает в счетчик 1 код N-ro коэффициента делени частоты. Следующий импульс с выхода формировател 3
0 перебрасывает триггер 8 в нулевое состо ние , формиру задний фронт выходного импульса , длительность которого равна половине периода следовани выходных импульсов (фиг. 2д). Задний фронт упом нутого импульса вновь устанавливает триггер 7 в ну5 левое состо ние, в результате чего элемент 9 переходит в режим повторени , а триггер 8 - в режим хранени .
По окончании N-ro входного импульса содержимое счетчика 1 вновь станет равным нулю, по вл етс импульс на его вы ходе переноса, триггер 7 устанавливаетс в единичное состо ние, а триггер 8 переходит в счетный режим работы. По окончании N-ro периода входных импульсов 2N-й импульс с выхода формировател 3 перебрасы5 вает триггер 8, сформировав положительный фронт выходного импульса. В итоге, на шину 12 поступают импульсы со скважностью , равной двум, частота следовани которых равна частоте импульсов, посту5
пающих на шину 11, деленной на коэффициент делени N, поданный на шину 2.
Claims (1)
- Формула изобретеникотора соединена с первыми входами первого и второго элементов И и с R-входом второго триггера, выход которого соединен с выходной шиной и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого триггера , выход - с D-входом второго триггера , С-вход которого соединен через формирователь импульсов с входной шиной, через инвертор - с С-входом первого триггера.Управл емый делитель частоты, содержащий счетчик импульсов, информационные входы которого соединены с шиной кода коэффициента делени , первый элемент И, два триггера, D-вход первого из которыхсоединен с шиной логического нул , формиро- ю S-вход которого подключен к выходу перво- ватель импульсов, элемент ИСКЛЮЧАЮ- го элемента И, и непосредственно - с тактовым входом счетчика импульсов, выход переноса которого соединен со вторым входом первого элемента И и со входом одновиб- ратора, выход которого соединен с вторым 15 входом второго элемента И, выход которого соединен с входом предварительной установки счетчика импульсов.ЩЕЕ ИЛИ, входную и выходную шины, отличающийс тем, что, с целью уменьшени фазового сдвига между входными и выходными импульсами при сохранении скважности выходных импульсов, равной двум, в него введены инвертор, второй элемент И, одновибратор и шина начальной установки.котора соединена с первыми входами первого и второго элементов И и с R-входом второго триггера, выход которого соединен с выходной шиной и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого триггера , выход - с D-входом второго триггера , С-вход которого соединен через формирователь импульсов с входной шиной, через инвертор - с С-входом первого триггера.S-вход которого подключен к выходу перво- го элемента И, и непосредственно - с тактовым входом счетчика импульсов, выход переноса которого соединен со вторым входом первого элемента И и со входом одновиб- ратора, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом предварительной установки счетчика импульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794740A SU1238234A1 (ru) | 1984-09-27 | 1984-09-27 | Управл емый делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794740A SU1238234A1 (ru) | 1984-09-27 | 1984-09-27 | Управл емый делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1238234A1 true SU1238234A1 (ru) | 1986-06-15 |
Family
ID=21140018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843794740A SU1238234A1 (ru) | 1984-09-27 | 1984-09-27 | Управл емый делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1238234A1 (ru) |
-
1984
- 1984-09-27 SU SU843794740A patent/SU1238234A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4041403, кл. 328-39, 1977. За вка DE № 2641481, кл. Н 03 К 5/156, 1978. Авторское свидетельство СССР № 1119176, кл. Н 03 К 23/00, 01.06.83. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1238234A1 (ru) | Управл емый делитель частоты | |
SU1497721A1 (ru) | Генератор импульсной последовательности | |
SU1529450A1 (ru) | Управл емый делитель частоты | |
SU1277389A1 (ru) | Управл емый делитель частоты | |
SU873416A1 (ru) | Делитель частоты следовани импульсов с программным управлением | |
SU499673A1 (ru) | Умножитель частоты следовани импульсов | |
SU1506504A2 (ru) | Умножитель частоты | |
SU1185533A1 (ru) | Цифровое фазосдвигающее устройство | |
SU687578A1 (ru) | Умножитель частоты следовани импульсов | |
SU1265983A1 (ru) | Селектор импульсов по частоте следовани | |
SU746941A1 (ru) | Счетное устройство с предварительной установкой кода | |
SU982002A1 (ru) | Множительно-делительное устройство | |
SU785979A1 (ru) | Селектор импульсов по периоду следовани | |
SU1751845A1 (ru) | Широтно-импульсный модул тор | |
SU1195431A1 (ru) | Устройство длф формировани серий импульсов | |
SU817992A1 (ru) | Устройство дл задержки импульсов | |
SU1378029A1 (ru) | Устройство дл формировани импульсов | |
SU515265A1 (ru) | Формирователь импульсов | |
JP2658126B2 (ja) | 入力周波数の発生装置 | |
SU552685A1 (ru) | Формирователь импульсов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1370783A1 (ru) | Перестраиваемый делитель частоты следовани импульсов | |
SU1256179A1 (ru) | Формирователь одиночного импульса | |
SU1083392A1 (ru) | Устройство синхронизации | |
SU1538239A1 (ru) | Умножитель частоты следовани импульсов |