SU687578A1 - Умножитель частоты следовани импульсов - Google Patents
Умножитель частоты следовани импульсовInfo
- Publication number
- SU687578A1 SU687578A1 SU772508466A SU2508466A SU687578A1 SU 687578 A1 SU687578 A1 SU 687578A1 SU 772508466 A SU772508466 A SU 772508466A SU 2508466 A SU2508466 A SU 2508466A SU 687578 A1 SU687578 A1 SU 687578A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulses
- output
- pulse
- strobe
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
нератора стробимпульсов, второй вход соединен с входом второго, генератора стробимпульсов и выходом двухпозиционного ключа, входы управлени которого соединены с выходами пересчетного блока, информационный вход соединен с ёыходом формировател импульсов и выходной шиной, а второй выход подключен к входу пересчетного блока и второму входу логического элемента ИЛИ, выход которого Лодключен к входу управл емой линии задержки, входы управлени которой подключены к выходам реверсивного счетчика, вйедены два триггера, два двухвходовых логических элемента И, дополнительный управл емый элемент задержки, два диода, конденсатор и два дополнительных генератора стробимпульсов, выходы которых подключены к третьим входам трехвходовых логических элементов И, вход каждого соединен с входом соответствующего основного генератора стробимпульсов и одним из входов одного триггера, вторые входы которых соединены с выходом первого из упом нутых генераторов стробимпульсов, причем входы триггеров первые - соответственно , а вторые - перекрестно соединены с входами двухвходовых логических элементов И, выход одного из которых через диод, а выход второго через последовательно включенные инвертор и второй диод соединены с конденсатором и входом управлени дополнительного элемента задержки, включенного между выходом управл емой- линии задержки и входом формировател импульсов, г.
На чертеже приведена структурна электрическа схема предлагаемого умножител .
Умножитель- содержит логический элемент ИЛИ 1, управл емую линию 2 задержки, дополнительный управл емый элемент 3.задержки, формирователь 4 импульсов, двухпозиционный ключ 5, пересчетный блок б, реверсивный счетчик 7, трехвходовый логический элемент И 8, генераторы 9 и 10 стробимпульсов, трехвходовый логический элемент И 11, дополнительные генераторы 12 и 13 стробимпульсов, триггеры 14 и 15, двухвходовые логические элементы И 16, 17, инвертор 18, диоды 19, 20-и конденсатор ,
Входной сигнал подан на в.ходную шину 22. Выходной сигнал снимаетс с выхода 23.
Принцип работы умножител частоты следовани импульсов заключаетс в следующем,
На вход подаетс первый подлежащий умножению импульс и через логический элемент ИЛИ 1, предназначенный дП логического суммировани
входных импульсов умножаемой частоты и импульсов обратной св зи, поступающих с формировател 4 импульсов через двухпозиционный ключ 5, он поступает на вход управл емой линии 2 задержки. Одновременно этот импульс поступает на вход логического элемента И 11, первый вход тригера 15 и запускает основной и дополнительный генераторы 9 и 12 стробов , которые выдают: основной - разрешение , а дополнительный - запрет на логический элемент И 8, причем сигнал запрета значительно короче сигнала разрешени и равен произведению величины дискрета управл емой линии 2 задержки на коэффициент умножени .
Через промежуток времени, соответствующий периоду выходных импульсов , импульс с выхода формировател 4 импульсов поступает на импульсный вход двухпозиционного ключа 5. При нулевом положении пересчетного блока 6, предназначенного дл подсчета импульсов на выходе формировател 4 импульсов и коммутации этих импульсов с помощью двухпозиционного ключа 5, двухпозиционный ключ находитс в таком положении, при котором импульсы с выхода формировател 4 импульсов поступают на вход пересчетного блока б и один из входов лгического элемента ИЛИ 1, а с его выхода - на вход управл емой линии 2 задержки и т.д. Цикл работы умножител частоты следовани импульсов будет повтор тьс до тех пор, пока на вход пересчетного блока 6 не поступит число импульсов, численно равное коэффициенту умножени . В этот момент пересчетный блок 6 устанавливает двухпозиционный ключ 5 в положение, при котором импульс с выхода пересчетного блока через ключ поступит на цепи сброса пересчетного блока б {дл обнулени последнего ) , первый вход триггера 14, на вход логического элемента И 8 и на запуск основного и дополнительного генераторов 10 и 13 стробимпульсов при этсм основной генератор 10 стробимпульсов выдает разрешение , а дополнительный генератор 13 запрет, причем сигнал запрета значительно короче сигнала разрешени .
Если сумма периодов выходных импульсов меньше периода умножаемых импульсов, то выходной умножаемый импульс поступает на логический элемент И 11 во врем действи строба разрешени , вырабатываемого основным генератором 10 стробимпульсов и если в это врем закончилось действие дополнительного строба, вырабатываемого дополнительным генерато рм 13.стробимпульсов, импульс еледует на вход сложени реверсивного счетчика 7 и увеличивает записанный в нем код на единицу.
Реверсивный счетчик 7 предназначен дл хранени кода, определ ющег сочетани последовательного включени отводов управл емой линии 2 задержки . Увеличение кода, хран щегос в реверсивном счетчике 7, на еди:ницу приводит к увеличению времени задержки и периода следовани выходных импульсов.
Если сумма периодов следовани выходных импульсов больше периода умножаемых импульсов, то очередной входной умножаемый импульс поступит на запуск основного и дополнительного генераторов 9 и 12 стробимпульсов раньше, чем импульс с выхода двухпозиционного ключа 5 на один из входов логического элемента И 8. Также как и в предьщущем случае, на ьыхбде логического элемента И 8 по витс импульс при условии наличи на его входах разрешающего потенциала и отсутстви запрещающего. С выхода логического элемента И 8 импульс поступает на вход вычитани реверсивного счетчика 7 и уменьшает значение кода на единицу, что приводит к уменьшению времени задержки и уменьшению периода следовани входных импульсов.
При отсутствии импульсов на выходах логических элементов И 8, 11 код в реверсивном счетчике 7 не обновл етс . Это свидетельствует о том, что умножение осуществл етс в соответствии с заданным коэффициентом умножени , но с ошибкой, не более произведени величины дискрета управл емой линии 2 задержки на коэфициент умножени , в последнем перице .
Грубо Процесс установлени требуемого периода следовани импульсо Умноженной частоты осуществл етс дискретно с точностью дискрета управл емой линии 2 задержки. Точное значение периода следовани импульсов умноженной частоты осуществл етс следующим образом.
Если сумма периодов выходных импульсов меньше периода умножаемых импульсов, то импульс с выхода двухпозиционного ключа 5 перебрасывает триггер 14 в положение, при котором на выходе элемента И 17 образуетс отрицательный потенциал, так как триггер 15 находитс в положении, при котором на второй вход логического элемента И 17 подаетс также отрицательный потенциал. Отрицательный потенциал существует в течение интервала времени между импульсом, поступающим на триггер 14, и импульсом , поступающим на триггер 15. За это врем происходит зар д конденсатора 21 через диод 20, напр жение на конденсаторе 21 увеличиваетс и увеличивает врем задержки элемента 3 задержки, что приводит к увеличению периода следовани , умножаемых импульсов до тех пор, пока сумма периодов умноженных импульсов не сравниваетс с периодом умноженных импульсов .
Если же сумма периодов выходных импульсов больше периода умножаемых
0 импульсов, то входной импульс, перебросит триггер 15 в положение, при котором на логический элемент И 16 будет подан отрицательный потенциал, и так как триггер 14 находитс еще
5 в положении, при котором на второй вход логического элемента И 16 также подаетс отрицательный потенциал, на его выходе будет иметь место отрицательный потенциал в течение ин0 тервала времени между импульсом, поступившим на триггер 15, и импульсом поступившим на триггер 14. Отрицательный потенциал с выхода логического элемента И 16 преобразуетс
5 в положительный посредством инвертора 18 и конденсатор 21 начинает разр жатьс через диод 19.
Уменьшение напр жени на конденсаторе 21 приводит к уменьшению ве0 личины задержки элемента 3 задержки до тех пор, пока сумма периодов умноженных импульсов не сравниваетс с периодом умноженных импульсов.
В установившемс режиме напр жение на конденсаторе 21 поддерживает5 с на необходимом уровне за счет частичных зар дов и разр дов в области по влени импульсов с выходов логических элементов И б, 17.
В промежутках между импульсами
0 конденсатор 21 практически изолирован и сохран ет неизменным напр жение , что создает услови фopг иpoвaни одинаковых периодов выходных импульсов .
5
Claims (1)
- Формула изобретениУмножитель частоты следовани импульсов , содержащий логический элемент ИЛИ, один вход которого соединен с входом первого генератора стробимпульсов, входной шиной и -первым входом трехвходового логического элемента И, второй вход которого соединен с выходом второго генератора стробимпульсов, а выход подключен к первому входу реверсивного счетчика, второй вход которого соединен с выходом второго трехвходового логического элемента И, первый вход которого подключен к выходу . первого генератора стробимпульсов, второй вход соединен с входом втоого генератора стробимпульсов и вы
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772508466A SU687578A1 (ru) | 1977-07-11 | 1977-07-11 | Умножитель частоты следовани импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772508466A SU687578A1 (ru) | 1977-07-11 | 1977-07-11 | Умножитель частоты следовани импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU687578A1 true SU687578A1 (ru) | 1979-09-25 |
Family
ID=20718386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772508466A SU687578A1 (ru) | 1977-07-11 | 1977-07-11 | Умножитель частоты следовани импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU687578A1 (ru) |
-
1977
- 1977-07-11 SU SU772508466A patent/SU687578A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU687578A1 (ru) | Умножитель частоты следовани импульсов | |
SU1497721A1 (ru) | Генератор импульсной последовательности | |
SU499673A1 (ru) | Умножитель частоты следовани импульсов | |
SU834857A2 (ru) | Генератор тока пилообразной формы | |
SU660059A1 (ru) | Устройство дл вычислени функций | |
SU763879A1 (ru) | Устройство дл формировани монотонных функций двух переменных | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
SU531230A1 (ru) | Устройство синхронизации генераторов | |
SU1265986A1 (ru) | Устройство формировани кода фазы сигнала с линейной частотной модул цией | |
SU1238234A1 (ru) | Управл емый делитель частоты | |
SU1027807A1 (ru) | Генератор трапецеидального сигнала | |
SU481133A1 (ru) | Преобразователь тока в частоту следовани импульсов | |
SU1213428A1 (ru) | Устройство дл контрол частоты | |
SU397932A1 (ru) | Многоканальный аналоговый коррелятор с грубым квантованием б одном канале | |
SU1121774A2 (ru) | Устройство дл генерации пачек импульсов | |
SU790233A1 (ru) | Преобразователь последовательности импульсов | |
SU1140238A1 (ru) | Умножитель частоты следовани импульсов | |
SU1179331A1 (ru) | Генератор случайного потока импульсов | |
SU1709308A1 (ru) | Устройство дл делени чисел | |
SU1001453A1 (ru) | Формирователь длительности импульса | |
SU1672446A2 (ru) | Генератор случайных чисел | |
SU1205269A1 (ru) | Формирователь импульсов | |
SU1444931A2 (ru) | Генератор импульсов | |
SU485437A1 (ru) | Генератор циклов | |
SU1270882A1 (ru) | Умножитель частоты следовани импульсов |