SU1709308A1

SU1709308A1 - Устройство дл делени чисел

Info

Publication number: SU1709308A1
Application number: SU864043933A
Authority: SU
Inventors: Евгений Александрович Оленев; Лев Николаевич Шарыгин
Original assignee: Предприятие П/Я Г-4205; Научно-исследовательский конструкторско-технологический институт тракторных и комбайновых двигателей
Priority date: 1986-03-28
Filing date: 1986-03-28
Publication date: 1992-01-30

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано в устройствах обработки информации автоматических систем контрол и управлени . Цель изобретени - повышение быстродействи устройства и расширение области по применениюза счет выполнени операции делени непрерывно поступающих операндов. Устройство содержит генератор 1 тактовых импульсов, счетчик 2 делимого, схему 3 пересчета, содержащую учетчик 4 делите , счетчик 5 остатка делени , группу из п элементов Исключающее ИЛИ 6, элемент ИЛИ-НЕ 7 и элемент ИЛИ 8 с соответствующими св з ми, коммутирующий узел 9, содержащий• /триггер 10, элементы И 11, 12 с соответствующими св з ми, делитель 13 частоты, схему 14 переписи, содержащую элементы ИЛИ- НЕ 15, 16, триггэр 17 и элемент ИЛИ Г8 с соответствующими св з ми, ра'спредели- тель 19 выходной информации, содержащий элемент 20 задержки, элементы ИЛИ 21, 22 и элемент И 23 с соответствующими св з ми, счетчик 24 результата, группу элементов ИЛИ 25. Поставленна цель достигаетс тем, что процесс делени в устройстве можно остановить в любом цикле с помощью внешнего сигнала, поступающего с управл ющего входа 31 на второй вход элемента ИЛИ 22, на выходе которого формирует<: сигнал "Окончание операции". Быстродействие устройства увеличиваетс за счет возможности увеличени частоты генератора тактовых им^пульсов, величина которой ограничиваетс временем задержки установки пересчетной декады, а установка устройства сигналом "Окончание операции" в состо ние готовности позвол ет производить операцию делени над непрерывно по- стулающими операндам'и с помощью подачи сигналов на его установочный и пусковой входы. 1 ил.VJО ЮСА>&Ооо

Description

Изобретение относитс к области вычислительной техники и может быть использовано в устройствах обработки информации автоматических систем контрол и управлени .

Цель изобретени - повышение быстродействи устройства и расширение области его применени за счет выполнени операции делени непрерывно поступающих операндов .

Функциональна схема устройства дл делени чисел представлена на чертеже.

Устройство содержит генератор 1 тактовых импульсов, счетчик 2 делимого, схему 3 пересчета, содержащую счетчик 4 делител , счетчик 5 остатка делени , группу из п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6.1-6.п; элемент ИЛИ-НЕ 7 и элемент ИЛИ 8е соответствующими .св з ми, коммутирующий узел 9, содержащий триггер 10 и первый и второй элементы И 11, 12 с соответствующими св з ми , делитель 13 частоты, схему 14 переписи , содержащую первый и второй элементы ИЛИ-НЕ 15, 16, триггер 17 и элемент ИЛИ 18 с соответствующими св з ми, распределитель 19 выходной информации, содержащий элемент 20 задержки, первый и второй элементы ИЛИ 21, 22 и элемент И 23 с соответствующими св з ми, счетчик 24 результата , группу элементов ИЛИ 25.1-25.п, пусковой вход 26, шину 27 делимого, шину 28 делител , установочный вход 29, выход

30окончани операции, управл ющий вход

31и выходную шину 32 с соответствующими св з ми.

Устройство работает следующим образом . В исходном состо нии счетчик 2 делимого и счетчики .4. 5 делител и остатка, а также счетчик 24 результата обнулены, на первом и втором выходах коммутирующего узла 9 сформированы сигналы уровн логического нул , делитель 13 частоты находитс в состо нии, при котором коэффициент делени равен единице.

В счетчик 2 делимого и счетчик 4 делител производитс предварительна iaanncb исходных операндов в виде параллельных чисел путем подачи их на установочныевходы счетчиков или в виде импульсных последовательностей , поступающих на счетные входы соответствующих счетчиков. При нулевом делимом сигнал уровн , логического нул , сформированный на вУходе элемента ИЛИ-НЕ .16 схемы 14 переписи, поступает на четвертый вход коммутирующего узла 9 и запрещает прохождение импульсов с выхода генератора 1. Деление не производитс , результат равен нулю.

.При делимом, не равном нулю, единичный сигнал на четвертом входе коммутирующего узла 9 подготавливает его открытие. а по, сигналу, поступающему на пусковой .вход 26 устройства, триггер 10 коммутирующего узла 9 переключаетс в единичное состо ние , разреша прохождение с его первого входа на первый выход импульсов генератора и потенциалом логической единицы на Своем втором выходе подготавлива установку в единицу триггера 17 схемы 14 переписи. Импульсы тактовой частоты с первого выхода коммутирующего хузла 9 поступают на счетный вход счетчика 5 остатка схемы 3 пересчете и через делитель 13 частоты, имеющий коэффициент де . лени единицу, на вычитающий вход счетчика 2 делимого. С накоплением в счетчике 5 остатка числа, равного делителю, на

выходах злементов ИСКЛЮЧАЮЩЕЕ ИЛИ б группы формируютс сигналы уровн логического нул , которце поступа на входы элемента ИЛИ-НЕ 7, формируют на его выходе единичный импульс, который поступает на счетный вход счетчика 24 результата, записыва внего еди.ницу. и производит обнуление счетчика 5 остатка схемы 3 пересчета . После обнулени счетчика 2 делимого

0 на выходе элемента ИЛИ-НЕ 15 схемы 14 переписи формируетс сигнал уровн логической единицы, который переключает, в единичное состо ние триггер 17, сигнал с пр мого выхода которого через элемент

5 ИЛИ 18 осуществл ет запись остатка делени , поступающего с разр дных выходов счетчика 5 остатка схемы 3 пересчета через элементы ИЛИ 25 группы на установочные , входы счетчика 2 делимого. Цела часть частного снимаетс с выходных информационных шин 31 устройства, а сигнал с выхода триггера 17 схемы 14 переписи поступает на вход элемента 20 задержки распределител 19 и с его первого выхода поступает на установочный вход делител 13 частоты, устанавлива его в состо ние, при котором его коэффициент делени становитс равным дес ти, на вход обнулени счетчика 5 остатка схемы 3 пересчета. Сигнал со второго

0 выхода элемента 20 задержки поступает на вход установки в ноль счетчика 24 результата , а сигнал с третьего выхода элемента 20 задержки поступает на вход установки в ноль триггера 17 схемы 14 переписи. Далее цикл счета повтор етс , но поскольку тактова частота на вычитающий вход счетчика 2 делимого поступает поделенна на дес ть, то фактически в устройстве производитс деление остатка, умноженного на дес ть. В случае когда остаток очередного цикла становитс равным нулю, сигнал с выхода элемента ИЛИ-НЕ 6 переписывает нулевую информацию в счетчик 2 делимого, подтвержда его состо ние, а на выходе

5 элемента ИЛИ 22 распределител 19 по сигналу со второго выхода элемента 20 задержки формируетс сигнал Окончание операции, который обнул ет счетчик 2 делимого , счетчик 4 делител , триггер 10 коммутирующего узла 9, а делитель 13 частоты переводит в состо ние, при котором коэффициент его делени становитс равным единице.

Процесс делени в устройстве можно

5 остановить на любом цикле с помощью внешнего сигнала, поступающего с управл ющего входа 31 устройства на вто)ой вход элемента ИЛИ 22. на выходе которого формируетс сигнал Окончание.операции. Быстродействие устройства увеличиваетс

за счет возможности увеличени частоты генератора тактовых импульсов, величина которой в прототипе ограничиваетс временем задержки установки пересчетной декады, а установка устройства сигналом окончани операции в состо ние готовности позвол ет производить операцию делени над непрерывно поступающими операндами с помощью подачи сигналов на его установочный и пусковой входы.

Claims

Формула изобретени Устройство дл делени чисел, содержащее генератор тактовых импульсов , счетчик делимого, схему пересчета, коммутирующий узел, делитель частоты, схему переписи, распределитель выходной информации и счетчик результата, причем выход генератора тактовых импульсов соединен с первым входом коммутирующего узла, второй вход KOTOpord соединен с пусковым входом устройства, информационный вход схемы переписи соединен с выходо,м счетчика делимого, первый выход коммутирующего узла соединен с тактовым входом схемы пересчета и с информационным входом делител частоты, выход которого соединен с вычитающим входом счетчика делимого, вход сложени которого соединен с входом последовательной записи делимого устройства, вход сложени схемы пересчета соединен с входом последовательной записи делител устроит ства, отличающеес тем, что. с целью повышени быстродействи устройства, а также расширени области его применени за счет выполнени операции делени непрерывно поступающих операндов, коммутирующий узел устройства выполнен в виде триггера и первого и второго элементов И, причем выход триггера соединен со вторым выходом коммутирующего узла и с первым входом первого элемента И, выход которого соединен с первым входом второго элемента И, второй вход которого вл етс первым входом коммутирующего узла, а выход первым выходом коммутирующего узла, вход установки в единицу триггера соединен со вторым входом коммутирующего узла , третий вход которого соединен с входом установки в ноль триггера, а четвертый вход соединен со вторым входом первого элемента И. схема пересчета устройства содержит п-разр дный счетчик делител , празр дный счетчик остатка, группу из п-элементо8 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ-НЕ и элемент ИЛИ, причем разр дне выходы счетчика остатка соединены соответственное первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, йторые

входы которых соединены соответственно с разр дными выходами счетчика делител , выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими вхо5 дамиэлемента ИЛИ-НЕ, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом установки в ноль счетчика остатка, установочные входы счетчи.ка делител соединены с входами параллельной записи делител устройства , а вход разрешени записи счетчика делител Соединен с установочным входом устройства, схема переписи ус тройства содержит первый и второй

15 элементы ИЛИ-НЕ, триггер и.элементИЛИ,

причем входы первого элемента

вл ютс информационным входом схемы

переписи, выход первого элемента ИЛИ- НЕ соединен с входом установки в единицу

0 триггера и с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом триггера и с первым входом элемента ИЛИ, второй вход которого соединен с установочным входом устройства, а выход

5 элемента ИЛИ соединен с входом разрешени записи в счетчик делимого, синхровход триггера схемы переписи соединен со вторым выходом коммутирующего узла, четвертый вход которого соединен с выходом

0 второго элемента ИЛИ-НЕ схемы переписи, распределитель информации устройства содержит элемент задержки, первый и второй элементы ИЛИ и элемент И, причем вход элемента задержки распределител выходной информации соединен с выходом триггера схемы переписи, первый выход элемента задержки распределител выходной информации

соединен с первым управл ющим входом делител частоты и вторым-входом элемента ИЛИ схемы пересчета, второй выход элемента задержки распределител выходной информации соединен с первыми входами элемента И и первого элемента ,И Л И,

5 второйвход которого соединен с установочным входом устройства, а выход первого элемента ИЛИ распределител выходной информации соединен с входом установки в ноль счетчика результата, второй вход элемента И распределител выходной информации соединен с входом установки в единицу триггера схемы переписи, вход установки в ноль которого соединен с третьим выходом задержки распределител выходной информации, выход элемента И которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с выходом окончани операции устройства и с входами установки в ноль

счетчиков делимого, делител , триггера

коммутирующего узла и со вторым установочным входом делител частоты. второ( вход второго элемента ИЛИ распределител выходной информации соединена yinpaeл ющим входом устройства, кроме трго, в устройство введена группа из п элементов ИЛИ, первые входы которых соединены соответственное входами лара лельнойнзаписи делимого устройства, вторые входы элементов ИЛИ группы соединены соответственно с разр дными выходами счетчика остатка схемы пересчета, вход которого вл етс тактовым входом схемы пересчета, а выходы элементов ИЛИ группы соединены С №гввтственйо с установочными входами е 4в; чкнса делимого.