SU1758858A1 - Устройство дл формировани импульсных сигналов - Google Patents

Abstract

Использование: устройство дл  формировани  импульсных сигналов может быть использовано при разработке устройств выработки управл ющих команд, а также в устройствах синхронизации цифровых сигналов. Сущность: устройство содержит 1 счетчик 2 Джонсона, выполненный на N синхронных триггерах 1,0-триггеры 5, б, 7, инвертор 8, элемент И-ИЛИ-НЕ 9, элемент И-НЕ 14, элемент задержки 13, шину 4 обнулени , тактовую шину 3, управл ющие шины 10. 11. выходную шину 12 и соответствующие св зи. 4 ил

Description

Изобретение относитс  к импульсной технике и может быть использовано в дискретной автоматике и электроизмерительной аппаратуре, в частности, при разработке устройств выработки управл ющих команд, а также в устройствах синхронизации цифровых сигналов.

Аналогом данного устройства  вл етс  устройство дл  формировани  импульсных сигналов 1, состо щее из набора синхронных D-триггеров, объединенных в счетчик Джонсона, элемента И-ИЛИ, трех дополнительных синхронных D-триггеров, элемента ИЛИ, инвертора и элемента И-ИЛИ-НЕ. Устройство имеет тактовую, обнул ющую, две управл ющие входные и одну выходную шины . Устройство позвол ет формирователь на выходе последовательность импульсов необходимой частоты и в соответствии с управл ющими сигналами мен ть фазу выходного сигнала. Основным недостатком данного устройства  вл етс  сложность узла управлени  обратной св зью счетчика

Джонсона и ограничение на применение элемента ИЛИ.

Цель изобретени  - сокращение аппаратных затрат, повышение технологичности и надежности путем применени  более простых элементов и сокращени  количества св зей.

Поставленна  цель достигаетс  тем, что в устройство дл  формировани  импульсных сигналов, содержащее N синхронных D-триггеров, объединенных в счетчик Джонсона таким образом, что управл ющий вход каждого последующего разр дного триггера объединен с выходом предыдущего, а тактовые и обнул ющие входы разр дных триггеров объединены соответственно с тактовой и обнул ющей шинами, первый, второй и третий синхронные D-триггеры, инвертор и элемент И-ИЛИ-НЕ. один из элементов И которого снабжен двум  инверсными входами, первый из которых подключен к управл ющему входу триггера последнего разр да счетчика Джонсона, а

С

XI ел со

00

ел

00

второй - к объединенным первому входу второго элемента И элемента И-ИЛИ-НЕ и первой управл ющей шине устройства, втора  управл юща  шина которого подключена к тактовому входу первого синхронного D-триггера, обнул ющий вход которого подключен к инверсному выходу второго синхронного D-триггера, соединенного входом обнулени  с выходом триггера последнего разр да счетчика Джонсона, выходной шиной и через инвертор - с управ- л  ющим входом третьего синхронного D- триггера. подключенного своими тактовым входом и выходом соответственно к тактовой шине устройства и второму входу второго элемента И элемента И-ИЛИ-НЕ, а третьи входы элементов И элемента И-ИЛИ-НЕ объединены с пр мым выходом второго синхронного D-триггера, а управл ющий вход первого синхронного D-триггера объединены с шиной логической единицы, согласно изобретению, дополнительно введены элемент И-НЕ и элемент задержки, выход которого подключен к тактовому входу второго синхронного D-триггера, при этом первый вход элемента И-НЕ и вход элемента задержки подключены к выходу последнего разр дного триггера счетчика Джонсона, а второй вход и выход элемента И-НЕ - соответственно к выходу элемента И-ИЛИ-НЕ и к управл ющему входу первого разр дного триггера счетчика Джонсона.

Дополнительное введение элемента И-НЕ  вл етс  признаком существенным, поскольку необходим элемент, инвертирующий сигнал, поступающий с выхода последнего на управл ющий вход первого разр дных триггеров счетчика Джонсона, при высоком значении сигнала на выходе элемента И-ИЛИ-НЕ и устанавливающий высокий уровень на входе первого триггера счетчика Джонсона при низком значении сигнала на выходе элемента И-ИЛИ-НЕ. Использование в прототипе элемента И-ИЛИ, усложн ет схему и понижает надежность устройства.

Дополнительное введение элемента задержки  вл етс  признаком существенным, поскольку необходимо осуществл ть задержку сигнала, поступающего с выхода последнего разр дного триггера счетчика Джонсона на тактовый вход второго синхронного D-триггера, по отношению к этому же сигналу, поступающему на обнул ющий вход того же триггера. Использование в этом узле элемента задержки в отличие от элемента ИЛИ, примен ющегос  в прототипе , повышает технологичность и надежность устройства, поскольку в качестве элемента задержки может использоватьс 

любой логический элемент, не внос щий изменений в логику сигнала, поскольку к этому элементу предъ вл ютс  требовани  только по задержке, тогда как к элементу

ИЛИ в прототипе предъ вл лись требовани  как по задержке, так и по логике.

Указанные существенные признаки в научно-технической и патентной литературе в данном конструктивном выполнении и

0 взаимосв зи не вы влены, хот  примен емые элементы в технике встречаютс , но они используютс  дл  других целей.

На фиг. 1 приведена функциональна  схема устройства дл  формировани  им5 пульсных сигналов; на фиг. 2,3, 4 - временные диаграммы его работы, диаграммы фиг. 4 приведены дл  случа , когда Т3ад равно нулю.

Устройство дл  формировани  импульс0 ных сигналов содержит набор синхронных D-триггеров 1, объединенных в счетчик Джонсона 2 таким образом, что управл ющий вход каждого последующего разр дного триггера 1 объединен с выходом

5 предыдущего. Тактовые и обнул ющие входы разр дных триггеров 1 объединены соответственно с тактовой 3 и обнул ющей 4 шинами устройства. Устройство содержит также первый, второй и третий синхронные

0 D-триггеры 5, 6, 7, инвертор 8 и элемент И-ИЛИ- НЕ 9, один из элементов И которого снабжен двум  инверсными входами, первый из которых подключен к управл ющему входу триггера 1 последнего разр да

5 счетчика Джонсона 2, а второй - к объединенным первому входу второго элемента И элемента И-ИЛИ-НЕ 9 и первой управл ющей шине 10 устройства. Втора  управл юща  шина 11 подключена к тактовому входу

0 первого синхронного D-триггера 5, обнул ющий вход которого подключен к инверсному выходу второго синхронного D-триггера 6, соединенного входом обнулени  с выходом триггера 1 последнего разр да счетчика

5 Джонсона 2. выходной шиной 12 и через инвертор 8 - с управл ющим входом третьего синхронного D-триггера 7, подключенного своими тактовым входом и выходом соответственно к тактовой шине 3 устройст0 ва и второму входу второго элемента И элемента И-ИЛИ-НЕ Э.Третьи входы элементов И элемента И-ИЛИ-НЕ 9 объединены с пр мым выходом второго синхронного D-триггера 6, Управл ющий вход первого

5 синхронного D-триггера 5 объединен с шиной логической единицы. Выход элемента задержки 13 подключен к тактовому входу второго синхронного D-триггера 6, при этом первый вход элемента И-НЕ 14 и вход эле- мента задержки 13 подключен к выходу последнего разр дного триггера 1 счетчика Джонсона 2, а второй вход и выход элемента И-НЕ 14 - соответственно к выходу элемента И-ИЛИ-НЕ 9 и к управл ющему входу первого разр дного триггера 1 счетчика Джонсона 2,

Устройство имеет следующие сигналы: А-сигнал на выходной шине 12 (последний разр д счетчика 2); В - предпоследний разр д счетчика 2; С - тактовый сигнал на шине 3; D-управл ющий сигнал на входной шине 10; Е - управл ющий сигнал на входной шине; F - сигнал на выходе схемы И-ИЛИ- НЕ 9; R - сигнал обнулени  счетчика 2 на шине 4; G - сигнал на пр мом выходе триггера 6; Н - сигнал на выходе триггера 5; К - сигнал на выходе элемента задержки 13; L - сигнал на выходе триггера 7; М - сигнал на выходе схемы И-НЕ 14; N - сигнал на первом разр де счетчика 2; О - сигнал на втором разр де счетчика 2.

Устройство дл  формировани  импульсных сигналов работает следующим образом .

Предположим, что счетчик Джонсона 2 состоит из четырех D-триггеров 1. По тактовой шине 3 поступают тактовые импульсы со скважностью два (см. на фиг. 2, 3, 4 сигнал С), а на обнул ющей шине 4 - нулевой уровень напр жени  (фиг.З, R) удерживает разр дные триггеры 1 счетчика Джонсона 2 в нулевом состо нии. На управл ющем входе D-триггера 1 первого разр да счетчика Джонсона 2 (см, фиг. 3, М) и на выходе третьего D-триггера 7 (фиг. 3, L) присутствуют единичные уровни напр жени , а на пр мом выходе второго D-триггера 6 - нулевой потенциал (фиг. 2, G). На выходе элемента И-ИЛИ-НЕ 9 сохран етс  единичный потенциал (фиг. 4, F). На первой 10 и второй 11 управл ющих шинах сигналы отсутствуют.

При подаче на обнул ющую шину устройства единичного потенциала, т.е. как только сигнал R станет высоким, начнет работать счетчик 2 (фиг.З) в режиме делени  частоты тактового сигнала С, так как высокий сигнал Е определ ет инверсное включение элемента И-НЕ 14 и разрешает тем самым отрицательную обратную св зь счетчика 2. Количество триггеров в счетчике 2 определ ет коэффициент делени  (в нашем случае он равен восьми). На выходной шине 12 по витс  сигнал А, равный частному от деле-ни  сигнала С на коэффициент делени .

Если необходимо изменить фазу сигнала А в сторону опережени , то дл  этого сигнал D на первой управл ющей шине 10 устанавливают в высокое состо ние и подают командный импульс Е по ртэрой управл ющей шине 11. А если необходимо изменить фазу сигнала А в сторону отставани . то сигнал D на первой управл ющей шине 10 устанавливают в низкое состо ние и так- 5 же подают командный импульс Е по второй управл ющей шине 11.

В процессе работы устройства производитс  синхронизаци  сигнала Е. На второй управл ющей шине 11 устройства выход- 10 ным сигналом А с шины 12 (см.фиг.2) сигнал Е синхронизируют сигналом А на триггерах 5, 6 и элементе задержки 13. При этом возможны два случа : первый - импульс Е поступает на шину 11 в момент наличи  на 15 выходной шине 12 низкого уровн  сигнала А (фиг.2а), второй - в момент высокого уровн  сигнала А (фиг.2,6). В обоих случа х сигнал Е взводит триггер 5 и устанавливает сигнал Н в высокое состо ние, и ближайший

0 передний фронт сигнала А, поступа  через элемент задержки 13 на тактовый вход триггера 6. устанавливает сигнал G в высокое состо ние. При этом сбрасываетс  триггер 5 и тем самым подготавливаетс  дл  приема

5 следующего импульса сигнала Е. Следующий низкий уровень сигнала А сбрасывает триггер 6 и устанавливает сигнал G в низкое состо ние. Длительность импульса G приблизительно равна длительности импульса

0 сигнала А минус Т3ад. В дальнейшем при анализе работы устройства дл  нас будет интересен сигнал G, который  вл етс  сигналом управлени  на второй управл ющей шине 11 устройства после его синхрониза5 ции выходным сигналом Ас шины устройства .

Предположим, необходимо изменить фазу сигнала А в сторону опережени  (фиг.4,а). Дл  этого сигнал D на первой уп0 равл ющей шине 10 устанавливают в высокое состо ние и подают командный импульс Е по второй управл ющей шине 11.

Третий D-триггер 7 и инвертор 8 работают по образу и подобию первого триггера 1

5 счетчика 2 в режиме отрицательной обратной св зи. В случае изменени  фазы в сторону опережени  работает второй элемент И элемента И-ИЛИ-НЕ 1, который формирует управл ющий импульс сигнала Е. Он зэ0 прещает отрицательную обратную св зь счетчика Джонсона 2 и разрешает положительную на один период тактового сигнала С. В результате этого высокий уровень сигнала М продлеваетс  еще на один период

5 сигнала С. что, в свою очередь, приводит к увеличению одного периода выходного сигнала А на один такт.

Предположим, необходимо изменить фазу сигнала А в сторону отставани 

(фиг,4,б). Дл  этого сигнал D нэ первой управл ющей шине 10 устанавливают в низкое состо ние и подают командный импульс Е по второй управл ющей шине 11.

В этом случае работает первый элемент И элемента И-ИЛИ-НЕ 9. который формирует управл ющий импульс сигнала Е. Задача импульса Е - укоротить низкий уровень сигнала обратной св зи М на один период сигнала С, что, в свою очередь, приводит к уменьшению одного периода выходного сигнала А на один такт.

Изменение одного периода сигнала А на один такт сигнала С тождественно изменению фазы сигнала А на один такт. Сколько поступит управл ющих импульсов Е, на столько периодов изменитс  фаза сигнала А. Импульсы Е должны поступать не чаще одного периода сигнала А.

В качестве элемента задержки 13 может примен тьс  любой логический элемент, не нарушающий логику сигнала А, а также любые активные или пассивные линии задержки . Величина времени задержки не должна превышать периода тактового сигнала С минус задержка сигнала на D-триггере 6 и элементе И-ИЛИ-НЕ 9. Задача элемента задержки - разв зать во времени сигналы на тактовом входе и входе обнулени  второго D-триггера 6. В тех случа х, когда топологи  микросхем О Триггеров позвол ет объедин ть тактовый вход с входом обнулени  или входом установки, от элемента задержки можно отказатьс . В случае применени  входа установки D-триггера вместо входа обнулени  схема должна быть эквивалентно преобразована.

В качестве варианта конкретного применени  можно рекомендовать счетчик Джонсона 2, реализованный на регистре К555ТМ9, включенном в режим регистра сдвига, а остальные элементы формировать из элементов серии К555 - К555ТМ2, К555ЛН1 и др.

Если на входную шину 11 подавать сигнал предпоследнего разр да счетчика 2 - сигнал В и при этом снимать информацию словами параллельно со всех разр дов счетчика 2, то данное устройство будет выполн ть функции генератора псевдослучайных чисел, при этом сигнал R на обнул ющей шине 4 должен быть пассивен.

Claims (1)

1. Устройство дл  формировани  импульсных сигналов позвол ет получить положительный эффект, выраженный в том, что оно обеспечивает, при уменьшенных аппаратных затратах с одновременным увеличением технологичности и надежности, получение любого интервала изменени  фазы, определ емого разр дностью счетчика Джонсона и.тактовой частотой, что позвол ет примен ть данное устройство в различных устройствах сопровождени  цифровых сигналов по фазе и частоте, а также в различных устройствах синхронизации. Формула изобретени 

   0 Устройство дл  формировани  импульсных сигналов, содержащее N синхронных триггеров, объединенных в счетчик Джонсона , при этом управл ющий вход каждого последующего разр дного триггера соеди5 нен с выходом предыдущего, а тактовые и обнул ющие входы разр дных триггеров соединены соответственно с тактовой и обнул ющей шинами, первый, второй и третий синхронные D-триггеры, инвертор и эле0 мент И-ИЛИ-НЕ, один из элементов И которого снабжен двум  инверсными входами, первый из которых подключен к управл ющему входу триггера последнего разр да счетчика Джонсона, а второй - к обьединен5 ным первому входу второго элемента И элемента И-ИЛИ-НЕ и первой управл ющей шине устройства, втора  управл юща  шина которого подключена к тактовому входу первого синхронного D-триггера, обнул ю0 щий вход которого подключен к инверсному выходу второго синхронного D-триггера, соединенного входом обнулени  с выходом триггера последнего разр да счетчика Джонсона, выходной шиной и через инвер5 тор - с управл ющим входом третьего синхронного D-триггера, подключенного своими тактовым входом и выходом соответственно к тактовой шине устройства и второму входу второго элемента И элемента И-ИЛИ-НЕ,

   0 третьи входы элементов И элемента И-ИЛИ- НЕ объединены с пр мым выходом второго синхронного D-триггера, а управл ющий вход первого синхронного D-триггера объединен с шиной лог. 1, отличающее5 с   тем. что, с целью повышени  технологичности и надежности, в него дополнительно введены элемент И-НЕ и элемент задержки, выход которого подключен к тактовому входу второго синхронного D-триггера, при

   0 этом первый вход элемента И-НЕ и вход элемента задержки подключены к выходу последнего разр дного триггера счетчика Джонсона, а второй вход и выход элемента И-НЕ соответственно к выходу элемента И5 ИЛ И-НЕ и к управл ющему входу первого разр дного триггера счетчика Джонсона.

   Фиг.1

   с гlJтлJ JlJПJ J-lJ

   А

   к

   Е

   н

   G

   1

   а

   С OJTJTJTJnJ JlJTJTJTJ

   А

   к

   Е Н и

   5 Фиг. 2

   С J UriIbrLTUlJ Jrir

   Я

   L I11

   А/1I1

   О1 -.

   В1 I-..

   А J II

   МIII

   Фиг. 3

   С nJTJOnjTJTJTJTJ JT

   с njijnjTjnjijrtJT-njnj

   О 1

   с

   F

   М N

   О

   в

   А