SU1677855A2

SU1677855A2 - Устройство дл синхронизации импульсов

Info

Publication number: SU1677855A2
Application number: SU894699761A
Authority: SU
Inventors: Николай Артемьевич Авагимов; Александр Александрович Максимов
Original assignee: Ростовское высшее военное командно-инженерное училище ракетных войск им.М.И.Неделина
Priority date: 1989-06-01
Filing date: 1989-06-01
Publication date: 1991-09-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники . Цель изобретени - повышение точности синхронизации - достигаетс введением первой и второй групп 11.1, 11.2,...,11.N и 12.1. 12.212.N из N RS-триггеров кажда , первой и второй группы 13.1, 13.213N и 14.1,14.214.N из элементов И кажда , первого и второго блоков 9 и 10 управл емой задержки и входного RS-триг- гера 15. Устройство содержит также первый и второй D-триггеры 1 и 2, первый, второй, третий элементы И-НЕ 3-5, элемент И 6, первый и второй инверторы 7 и 8, шину 16 управлени , первую и вторую выходные шины 17 и 18, шину 19 сброса, первую и вторую шины 20 и 21 тактовых импульсов. 1 ил.

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения - повышение точности синхронизации.

На чертеже приведена электрическая функциональная схема устройства.

Устройство для синхронизации импульсов содержит первый и второй D-триггеры 1 и 2, первый, второй, третий элементы И-НЕ 3-5, элемент И 6, первый и второй инверторы 7 и 8, первый и второй блоки 9 и 10 управляемой задержки, первую и вторую группы 11.1, 11.2.....11.N и 12.1, 12.2.....12.N из N RS-триггеров каждая, первую и вторую группы 13.1, 13.2.....13.N и 14.1, 14.2.....14.N из N элементов И каждая, входной RS-триггер 15; S-вход первого D-триггера 1 соединен с шиной 16 управления, D-вход - с шиной логического нуля, прямой выход - с D-входом второго D-триггера 2 и с первым входом первого элемента И-НЕ 3, второй вход которого через первый инвертор 7 соединен с первым входом.второрго элемента И-НЕ 4, второй вход которого соединен с прямым выходом второго D-триггера 2 и с первым входом третьего элемента И-НЕ 5. выход - с первой выходной шиной 17 и с первым входом элемента И 6, выход которого соединен с С-входом первого D-триггера 1 и С-входом второго D-триггера 2, второй вход - с второй выходной шиной 18 и с выходом третьего элемента И-НЕ 5, второй вход которого через второй инвертор 8 соединен с третьим входом первого элемента И-НЕ 3, выход которого соединен с S-входом второго D-триггера 2, R-вход которого соединен с R-входом второго D-триггера 2 и с шиной 19 сброса, причем первая и вторая шины 20 и 21 тактовых импульсов через соответственно первый и второй блоки 9 и 10 управляемой задержки соединены с входами соответственно первого и второго инверторов 7 и 8. S-вход входного RS-триггера 15 соединен с шиной 16 управления, R-вход - с шиной 19 сброса и с R-bxoдами всех RS-триггеров групп 11.1,

11.2 .....11.N, 12.1,12.2,...,12.14, прямые выхо- ды каждого RS-триггера первой и второй групп 11.1, 11.2.....11.N, 12.1, 12.2.....12.Ииз

N RS-триггеров соединены с соответствующими управляющими входами соответственно первого и второго блоков 9 и10 управляемой задержки, каждый из-N тактовых выходов которых соединен с соответствующим входом соответствующих элементов И соответственно первой и второй групп 13.1, 13.2.....13.N и 14.1,

14.2 .....14.N из N элементов И, выходы кото- рых соединены с S-входами соответствующих RS-триггеров соответственно первой и второй групп 11.1, 11.2.....11.N и 12.1,

12.2 .....12.N из N RS-триггеров, инверсный выход каждого i-го, где I = 1,2.....N, из которых соединен с соответствующим входом каждого, кроме i-ro, элемента И 13.1,

13.2 13.1-1, 13.1+1 13.N своей группы из

N элементов И и с (ί+Ν)-Μ входом каждого, кроме i-ro, элемента И 14.1, 14.2.....14.Ϊ-1,

14.1+1 14.N другой группы из N элементов И, при этом 2Ν-Λ вход каждого элемента И первой и второй групп 11,1, 11.2.....11 .Ν и

12.1, 12.2 12.N соединен с прямым выходом входного RS-триггера 15.

Первый и второй блоки 9 и 10 управляемой задержки содержат каждый элемент ИЛИ 22 и 23, N элементов И 24.1,

24.2,...,24.N и 25.1, 25.2,...,25.N. первые входы каждого из которых соединены с соответствующими тактовыми выходами блока 9 и 10 и через 1-1 элементов задержки

26.2.1 .....26.N.1.....26.N.N-1 и

27.2.1 .....27.N.1.....27.N.N-1 -с шиной 20и 21 тактовых импульсов (то есть первый вход первого элемента И соединен непосредственно. второй - через один элемент задержки, третий - через два элемента задержки и т.д.), вторые входы - с соответствующими управляющими входами блока 9 и 10, выходы - с соответствующими входами элемента ИЛИ 26 и 27, выход которого соединен с выходом блока 9 и 10.

Устройство работает следующим образом.

В начальный момент времени на шину 19 сброса поступает сигнал , устанавливающий все триггеры схемы в нулевое состояние. При появлении управляющего импульса на шине 16 управления входной триггер 15 устанавливается в единичное состояние, формируя на соответствующих входах первой и второй групп 13.1,

13.2 13.N и 14.1, 14.2 14.N элементов И разрешающий потенциал. Ближайший к нему по фазе импульс одной из тактовых последовательностей, сформированных первым и вторым блоками 9 и 10 управляемой задержки из сигналов, поданных на первую и вторую тактовые шины 20 и 21, формирует на входе одной из схем И первой или второй группы сигнал, устанавливающий соответствующий RS-триггер в единичное состояние. При этом на соответствующем управляющем входе первого 9 или второго 10 блока управляемой задержки появляется сигнал, разрешающий · прохождение выбранной тактовой последовательности на входы первого 7 или второго 8 инвертора. Сигналы с инверсного выхода сработавшего триггера группы 11 и 12 запрещают прохождение остальных импульсных последовательностей на выходы всех элементов И обеих групп, кроме соответствующего элемента И другой группы. Сдвиг между импульсами первой и второй тактовых шин 20 и 21 составляет половину периода, а длительность тактовых импульсов четвертую часть периода. При поступлении с шин 16 управления сигнала на S-вход триггера 1 он устанавливается в состояние логической единицы и открывает по первому входу элемент И-НЕ 3. В момент отсутствия тактовых импульсов выбранных последовательностей на входах инверторов 7 и 8 на выходе элемента И-НЕ 3 формируется сигнал, устанавливающий триггер 2 в единичное состояние. Потенциал с прямого выхода триггера 2 разрешает прохождение выбранных последовательностей тактовых импульсов через элементы И-НЕ 4 и 5 на выходные шины 17 и 18. В момент отсутствия отрицательных импульсов на выходных шинах на выходе элемента И 6 формируется импульс, устанавливающий D-триггер 1 в состояние нуля, запирая тем самым элемент И-НЕ 3. По переднему фронту следующего положительного импульса D-триггер 2 обнуляется, запрещая поступление тактовых импульсов на выходные шины 17 и 18. Изменяя длительность управляющего сигнала, можно управлять количеством импульсов на выходных шинах, так как при наличии управляющего сигнала на шине 16 триггер 1 удерживается в единичном состоянии, и каждый выделенный выходной импульс поддерживает единичное состояние триггера 1 по С-входу, и только после снятия управляющего сигнала устройство возвращается в исходное состояние.

Величина взаимного сдвига последовательностей тактовых импульсов, формируемых блоками управляемой задержки ( т_сд), должна выбираться несколько большей задержки распространения сигнала в элементе И первой и второй групп 13.1, 13.2.....13.N и 14.1, 14.2.....14.N из N элементов И.

Claims

Формула изобретения Устройство для синхронизации импульсов по авт.св. № 1275746. отличающеес я тем, что, с целью повышения точности 10 синхронизации, первая и вторая шины тактовых импульсов через соответственно первый и второй блоки управляемой задержки соединены с входами соответственно первого и второго инверторов и в него введены 15 первая и вторая группы из N RS-триггеров каждая, первая и вторая группы из N элементов И каждая и входной RS-триггер, Sвход которого соединен с шиной управления, R-вход - с шиной сброса и с 20 R-входами всех RS-триггеров, прямые выходы каждого RS-триггера первой и второй групп из N RS-триггеров соединены соответствующими управляющими входами соответственно первого и второго блоков 25 управляемой Задержки, каждый из N тактовых выходов которых соединены с соответствующим входом соответствующих элементов И соответственно первой и второй группы из N элементов И, выходы кото30 рых соединены с S-входами соответствующих RS-триггеров соответственно первой и второй групп из N RS-триггеров, инверсный выход каждого i-ro, где I =

1.2.....N, из которых соединен с соответству35 ющим входом каждого, кроме i-ro, элемента И своей группы из N элементов И и с (i+N}-M входом каждого, кроме i-ro, элемента И другой группы из N элементов И, при этом

2 N-й вход каждого элемента И первой и второй 40 групп элементов И соединен с прямым выходом входного RSTpHrrepa.