SU511722A1 - Распределитель импульсов - Google Patents

Распределитель импульсов

Info

Publication number
SU511722A1
SU511722A1 SU2049704A SU2049704A SU511722A1 SU 511722 A1 SU511722 A1 SU 511722A1 SU 2049704 A SU2049704 A SU 2049704A SU 2049704 A SU2049704 A SU 2049704A SU 511722 A1 SU511722 A1 SU 511722A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
zero
elements
trigger
Prior art date
Application number
SU2049704A
Other languages
English (en)
Inventor
Тамара Михайловна Паронькина
Вячеслав Васильевич Соломатин
Александр Васильевич Шанин
Original Assignee
Предприятие П/Я Г-4273
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4273 filed Critical Предприятие П/Я Г-4273
Priority to SU2049704A priority Critical patent/SU511722A1/ru
Application granted granted Critical
Publication of SU511722A1 publication Critical patent/SU511722A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к цифровой технике и может быть использовано в качестве формировател  опрашивающих сигналов в многоканальных системах, предназначенных дл  обработки информации. Известен распределитель импульсов, каж дый из п разр дов которого содержит триггер с раздельными входами и управл  ющий блок на двух элементах И-НЕ, причем выход первого элемента И-НЕ соединен с нулевым входом триггера и первым входом второго элемента И-НЕ, один вход первого элемента И-НЕ подключен к щине входного сигнала, второй вход к выходу второго элемента И-НЕ, второй вход которого соеди нен с нулевым выходом триггера. Однако посто нство цикла формировани  совокупности сигналов в П каналах известного распределител  не позвол ет умень щать врем  формировани  в случае, когда полезна  информаци  находитс  только в П каналах из П ( т ft ) и нет необходимости опращивать все каналов расп делител , что ограничивает пропускную способность распределител  импульсов. Целью изобретени   вл етс  увеличение пропускной способности распределител . Дл  этого в него введеныЯ -1 элементов каждого из которых соединен с выходом второго элемента предыдущего разр да, а выход - с входами первых элементов И-НЕ последующих разр дов . На чертеже приведена структурна  электрическа  схема распределител  импульсов. Распределитель импульсов состоит из П разр дов, каждый из которых содержит триггер 1-1 - 1 Л с раздельными входами и управл ющий блок, собранный на двух элементах 2-1 - 2-П и 3-1 -З-П, причем выход первого элемента И-НЕ 2 соединен с нулевым входом триггера 1 и первым входом второго элемента И-НЕ 3, один вУод первого элемента И-НЕ 2 подклн чен к щине 4 входного сигнала, второй вход - к выходу второго элемента И-НЕ 3. второй вход которого соединен с нулевым выходом триггера 1. Вход каждого элемента НЕ 5 (всегоП -1 элементов) соединен с выходом второго элемента И-НЕ 3
предыдущего разр$ща, а выход - с входами первых элементов И-НЕ 2 последующих разр дов.
Распределитель импульсов работает следющим образом.
В начальный момент времени триггеры 1 всех разр дов устанавливаютс  в положение 1, Вследствие этого на выходе вторых элементов И-НЕ 3 формируетс  логическа  единица, а на выходе элемента НЕ 5-1 логический нуль. Это, в свою очередь, веде к тому, что на выходах первого элемента - 2- tt назависимо от присутстви  тактового импульса ( Т ) - логическа  единица,
Поскольку в начальный момент времени входной сигнал (Т ), подаваемый на шину 4, отсутствует, т. е. равен нулю, на выходе первых элементов И-НЕ 2 будет действовать логическа  единица.
С приходом входного сигнала ( Т ) на выходе первого элемента И-НЕ по вл етс  логический нуль, который устанавливает триггер 1-1 в нулевое положение и который может быть направлен по одной из П выходных щин (Выход первого разр да На выходах элементов И-НЕ 2-2 - 2-ft логический нуль не по витс , так как его по влению преп тствует логический нуль на выходе элементов НЕ 5-1.
По окончанию действи  входного импульса ( Т ) на выходах первых элементов И-НЕ 2-1 - 2- rt, снова по вл етс  логическа  единица.
С поступлением следующего входного импульса (Т ) на выходе первого элемента И-НЕ 2-2 по витс  логический нуль, который устанавливает триггер 1-2 в положение нуль и который может быть напревлен по следующей из выходных шин (Выход второго разр да). По влению логического нул  на выходе первого элемента И-НЕ преп тствует логический нуль на выходе второго элемента И-НЕ 3-1.
По влению логического нул  на выходах первых элементов И-НЕ 2-3 - 2- - логический нуль на выходе элемента НЕ 5-2. Аналогично выходной сигнал будет формироватьс  на выходах первых элементов И-НЕ 2-3 - 2- П .
Основное назначение устройства - использование его дл  обнаружени  признака присутстви  полезной информации, указывающего в каких каналах необходимо формиро™ вать опрашивающие импульсы (управл ющие импульсы). Дл  этой цели исходное состо ние триггеров 1-1 - 1- задаетс  в соответствии с заданным признаком.
Если, например, нужно сформировать импульсы по первому и третьему разр дам, то в начальный момент времени устанавливаютс  в положение единица триггеры 1-1 и 1-3. Триггеры 1-2 и 1- /t наход тс  в состо нии нуль. Поскольку в начальный момент времени входной сигнал ( Т ), подаваемый на шину 4, отсутствует, т. е. равен нулю, на выходе всех первых элементов И-НЕ 2 действует логическа  единица.
С поступлением входного сигнала ( Т на выходе первого элемента И-НЕ 2-1 формируетс  сигнал (логический нуль), который установит триггер 1-.1 в положение нуль и который может быть направлен по выходной шине Выход первого разр да. По вление сигнала (логического нул ) на выходах первых элементов И-НЕ 2-2 - 2-ft будет преп тствовать логический нуль на выходе элемента НЕ 5-1.
С поступлением следующего входного импульса ( Т ) логический нуль сформируетс  только на выходе первого элемента И-НЕ 2-3. По вление сигнала (логического нул ) на выходе первого элемента И-НЕ 2-1 будет преп тствовать логический нуль на выходе второго элемента И-НЕ 3-1, по влению сигнала на выходе первого элемента И-НЕ 2-2 - логический нуль на выходе второго элемента И-НЕ 3-2, а по влению сигнала на выходе первого элемента И-НЕ 2- fi - логический нуль на выходе элемента НЕ 5-3.
Если все триггеры 1 наход тс  в состо нии нул , то выходной сигнал не сформируетс  ни по одному из разр дов, так как на выходах вторых элементов И-НЕ 3-1 3- П будет логический нуль.
Таким образом, измен   состо ние триггеров 1, можно в любой последовательности осуществл ть обработку исходной ин- формации, формируй опрашивающие (управл ющие ) импульсы в соответствующих каналах распределител  импульсов.
При этом в присутствии полезной информации только в tn каналах из
И ( fn П ) общее врем  формирование сигналов распределителем уменьшаетс 
в Л т раз.

Claims (1)

  1. Формула изобретени 
    Распределитель импульсов, каждый из П разр дов которого содержит триггер с раздельными входами и управл ющий блок на двух элементах И-НЕ, причем выход первого элемента И-НЕ соединен с нулевым входом триггера и первым входом второго
    элемента И-НЕ, один вход первого элемента И-НЕ подключен к шине входного сигнала , второй вход - К выходу второго элемента И-НЕ, второй вход которого соединен с нулевым выходом триггера, отличающийс  тем, что, е целью увеличени 
    пропускной способности, в него введены
    П -1 элементов НЕ, вход каждого из которых соединен с выходом второго элемента И-НЕ предыдущего разр5ща, а выход - с входами первых элементов И-HF последующих разр дов.
    -( О 
    рого раз р да
    «Г-.г-Л
    -J-/
SU2049704A 1974-08-02 1974-08-02 Распределитель импульсов SU511722A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2049704A SU511722A1 (ru) 1974-08-02 1974-08-02 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2049704A SU511722A1 (ru) 1974-08-02 1974-08-02 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU511722A1 true SU511722A1 (ru) 1976-04-25

Family

ID=20592841

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2049704A SU511722A1 (ru) 1974-08-02 1974-08-02 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU511722A1 (ru)

Similar Documents

Publication Publication Date Title
US3818358A (en) Noise rejection circuit for digital systems
SU511722A1 (ru) Распределитель импульсов
US3328702A (en) Pulse train modification circuits
SU733105A1 (ru) Распределитель импульсов
SU411451A1 (ru)
SU671034A1 (ru) Делитель частоты импульсов на семь
SU610301A1 (ru) Распределитель импульсов
SU839034A1 (ru) Формирователь импульсов
SU538496A1 (ru) Делитель частоты
SU849495A1 (ru) Делитель частоты следовани им-пульСОВ HA ТРи
SU762203A1 (ru) Делитель числа импульсов 1
SU864584A1 (ru) Многоканальный счетчик импульсов
US2957075A (en) Pulse checking circuits
SU508917A1 (ru) Врем -амплитудный преобразователь
SU401925A1 (ru) УСТРОЙСТВО дл ПЕРЕКЛЮЧЕНИЯ ДИАПАЗОНОВ РАЗВЕРТКИ
SU402154A1 (ru) Ан ссср
SU526080A1 (ru) Многофазный делитель числа импульсов
SU483792A1 (ru) Распредитель импульсов
SU558273A1 (ru) Двухканальное устройство дл временного разделени импульсов
SU589621A1 (ru) Регистр
SU1338063A2 (ru) Делитель частоты следовани импульсов
SU960820A2 (ru) Многоканальное устройство дл приоритетной селекции импульсов
SU993460A1 (ru) Пересчетное устройство
SU641658A1 (ru) Многопрограмный делитель частоты
SU549889A1 (ru) Двухканальный переключатель