SU411451A1 - - Google Patents

Info

Publication number
SU411451A1
SU411451A1 SU1693994A SU1693994A SU411451A1 SU 411451 A1 SU411451 A1 SU 411451A1 SU 1693994 A SU1693994 A SU 1693994A SU 1693994 A SU1693994 A SU 1693994A SU 411451 A1 SU411451 A1 SU 411451A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
circuits
circuit
trigger
delay
Prior art date
Application number
SU1693994A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1693994A priority Critical patent/SU411451A1/ru
Application granted granted Critical
Publication of SU411451A1 publication Critical patent/SU411451A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики, вычислительных устройств и измерительных приборов.
Известны устройства дл  определени  разностной частоты, содержащие формирователи импульсов, входы которых св заны с входными шинами, а выходы - со входами первой схемы «И и через схемы задержки - с одним из входов вторых схем «И, подключенных выходами ко входам третьих схем «И соответственно, триггер, другие схемы задержки. Причем в известном устройстве входы триггера св заны с выходами формирователей , а выход через схему «ИЛИ, другим входом св занную с выходом первой схемы «И, - с одним из входов других схем «И, выходы которых соединены с одним из входов третьих схем «И, а другие входы вторых и третьих схем «И подключены к выходу одного из формирователей.
Однако в известном устройстве разностна  импульсна  последовательность формируетс  только при ориентации по входным шинам входных последовательностей по частоте. При совпадении во времени импульсов последовательностей имеет место неопределенность состо ни  триггера.
С целью расширени  функциональной возможности устройства вторые входы второй и третьей схем «И св заны через схему задержки с выходом первой схемы «И, а выходы через третьи схемы задержки - со входами триггера, выходы которого подключены к другим входам четвертой и п той схем «И.
На чертеже представлена схема предлагаемого устройства.
Устройство содержит формирователи 1, 2, выходы которых св заны со входами схемы «И 3, а через схемы задержки 4, 5 -со входами схем «И 6, 7, другие входы которых через схему задержки 8 подключены к выходу схемы «И 3. Выходы схем «И 6, 7 соединены с одними. из входов схем «И 9, 10, а через схемы задержки 11, 12 - со входами ,триггера, 13, выходы которого св заны с другими входами схем «И 9, 10.
Формирователи 1 и 2 импульсов определенной амплитуды, формы и длительности, схемы совпадени  3, 6 и 7, схемы задержки 4 и 5, схема задержки 8 образуют схему устранени  совнадаюших во времени импульсов. Схемы задержки 11, 12, триггер 13 с раздельными входами и схемы совпадени  9, 10 образуют схему устранени  чередующихс  во времени импульсов.
Предложенное устройство работает следующим образом.
При условии fi(( и при чередовании импульсов во времени на схемы совпадени  6, 7 подаетс  разрешающий потенциал со схемы задержки 8. С триггера 13 разрешающий потенциал подаетс  или на схему совпадени  9, или -на схему совпадени  10 в зависимости от того, по какому каналу пришел импульс первым. Положение триггера 13 в исходном состо нии не ориентируетс , так как каналы равнозначны.
При подаче на вход устройства двух различных частот fi{t) и fzit) совпадающие во времени импульсы с формирователей 1, 2 через схему совпадени  3 запускают схему задержки 8, на выходе которой по вл етс  импульс запрета. Длительность импульса запрета должна быть больше двух длительностей импульса с формирователей 1, 2, т. е. и.э..ф. Импульс запрета закрывает схемы «И 6, 7 раньше, чем на них попадут совпавшие во времени импульсы, задержанные схемами задержки 4, 5. Врем  задержки должно быть равно (1,1-1,2) длительности импульса с формирователей 1, 2, т. е. з(1,,2)4.ф. Импульсы, не совпавшие во времени, проход т через схемы «И 6, 7 и по раздельным входам воздействуют на триггер 13 таким образом, что каждый первый импульс, прошедший через схемы «И 6, 7, вначале устанавливает триггер 13 так, чтобы с него подавалс  разрещающий потенциал на ту схему «И 9 или 10, по каналу которой пришел импульс первым. Таким образом , первый импульс только готовит к работе канал, по которому он пришел, но сам не проходит, так сак триггер 13 срабатьшает после исчезновени  импульса на схемах совпадени  9, 10. Это достигаетс  введением задержки в цепи установочных входов триггера 13. Величина задержки должна быть
равна (1,1 -1,2) длительности импульса, приход щего на схемы «И 9, 10. При этом триггер 13 должен срабатывать от переднего фронта приход щего импульса. Длительность выходного импульса с формирователей 1, 2 должна быть больше длительности приход щих на них импульсов на врем  срабатывани  триггера 13, обусловленное его быстродействием , т. е. 4.ф. вх+ ср-тр- В этом случае импульсы, поступающие на устройство, сдвинутые друг относительно друга на врем , меньшее или равное времени срабатывани  триггера 10, считаютс  совпавшими и устран ютс .
Таким образом, устройство, запрещающее прохождение совпавших и чередующихс  во времени импульсов, осуществл ет получение на его выходе разности двух частотных или частотно-импульсных последовательностей.
Предмет изобретени 
Устройство дл  определени  разностной
частоты, содержащее два формировател  импульсов , входы которых св заны с входными шинами устройства, а выходы - со входами первой схемы «И и через соответствующие схемы задержки - с одним из входов второй
и третьей схем «И, подключенных выходами к одним из входов четвертой и п той схем «И соответственно, триггер, отличающеес  тем, что, с целью расширени  его функциональных возможностей, в нем вторые
входы второй и третьей схем «И св заны через схемы задержки с вьцходом первой схемы «И, а- выходы через другие схемы задержки - со входами триггера, выходы которого подключены к другим входам четвертой
и п той схем «И.
SU1693994A 1971-08-09 1971-08-09 SU411451A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1693994A SU411451A1 (ru) 1971-08-09 1971-08-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1693994A SU411451A1 (ru) 1971-08-09 1971-08-09

Publications (1)

Publication Number Publication Date
SU411451A1 true SU411451A1 (ru) 1974-01-15

Family

ID=20486867

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1693994A SU411451A1 (ru) 1971-08-09 1971-08-09

Country Status (1)

Country Link
SU (1) SU411451A1 (ru)

Similar Documents

Publication Publication Date Title
US3072855A (en) Interference removal device with revertive and progressive gating means for setting desired signal pattern
SU411451A1 (ru)
SU511722A1 (ru) Распределитель импульсов
GB1115367A (en) Logic circuits
SU506888A1 (ru) Преобразователь скорости перемещени в код
SU410554A1 (ru)
SU570893A1 (ru) Устройство дл сравнени частот последовательностей импульсов
SU693387A1 (ru) Устройство дл получени разностной частоты двух импульсных последовательностей
SU395978A1 (ru)
SU402154A1 (ru) Ан ссср
SU497708A1 (ru) Фазовый дискиминатор
SU514267A1 (ru) Устройство дл измерени временного рассогласовани двух сигналов
SU741441A1 (ru) Устройство дл синхронизации импульсов
SU549889A1 (ru) Двухканальный переключатель
SU437208A1 (ru) Синхронизатор импульсов
SU436341A1 (ru) Устройство для синхронизации двух команд
SU377799A1 (ru) Устройство для определения разности частот двух последовательностей импульсов
SU383209A1 (ru) Фазоимпульсное устройство
SU508921A1 (ru) Устройство дл получени разностнойчастоты двух импульсных последователь-ностей
SU544115A1 (ru) Устройство тактовой синхронизации
SU1191839A1 (ru) Устройство дл сравнени частот
SU824422A2 (ru) Устройство временной задержки
SU411388A1 (ru)
SU748841A1 (ru) Устройство дл синхронизации импульсов
SU843197A1 (ru) Устройство дл выделени импульснойпОСлЕдОВАТЕльНОСТи