SU437208A1 - Синхронизатор импульсов - Google Patents

Description

1

Изобретение относитс  к измерительной технике и может быть использовано в системах с частотно-импульсным представлением информации .

Известен синхронизатор импульсов, содержащий триггеры, входную и выходную схемы «И-НЕ, инвертирующий элемент задержки, шину синхроимпульсов и шину тактовых импульсов , причем первый вход первого триггера подключен к шине синхроимпульсов, выходы первого триггера соединены со входами второго триггера, выход которого подключен к входу выходной схемы «И-НЕ, Этот синхронизатор импульсов имеет низкое быстродействие .

Цель изобретени  - повышение быстродействи  синхронизатора импульсов.

Дл  этого в нем шина тактовых импульсов подключена к третьему входу второго триггера и ко входу инвертирующего элемента задержки , выход которого соединен со вторым входом выходной схемы «И-НЕ и с третьим входом входной схемы «И-НЕ, второй вход которой подключен к первому входу первого триггера, первый вход входной схемы «И- НЕ соединен с выходом второго триггера, а выход входной схемы «И-НЕ подключен ко второ.му входу первого триггера.

На чертеже приведена блок-схема предлагаемого синхронизатора .импульсов. Устройство содержит триггеры 1, 2, входную схему 3 «И-НЕ, выходную схему 4 «И-НЕ, инвертирующий элемент 5 задерл ки, щину 6 синхроимпульсов, шину 7 тактовых импульсов.

Первый вход триггера 1 подключен к шине 6, выходы триггера 1 подключены к входам триггера 2, выход которого соединен с входом схемы 4 «И-НЕ. Шина 7 тактовых импульсов подключена к третьему входу триггера 2

и ко входу инвертирующего элемента 5 задержки , вы.ход которого соединен со вторым входом выходной схемы 4 «И-НЕ и с третьим входоМ входной схемы 3 «И-НЕ, второй вход которой подключен к первому входу триггера 1. Первый вход входной схемы 3

«И-НЕ соединен с выходом триггера 2, а

выход схемы 3 подключен ко второму входу

триггера 1.

Работает синхронизатор импульсов следующим образом.

Каждым отрицательным импульсом, поступающим на шину 6, триггер 1 переводитс  в состо ние «1, независимо от наличи  такто )юго импульса, который не проходит через схему 3 «И-НЕ из-за запрета по остальным двум ее входам. Если отсутствует отрицательный тактовый импульс на шине 7, а следовательно , и на тактовом входе триггера 2, то триггер 2 устанавливаетс  в состо ние «1, дава  разрешение на сброс триггера 1 в состо ние «О и на проход очередного тактового импульса с инвертирующего элемента 5 через выходную схему 4 «И-НЕ. Задержка переднего фронта этого импульса необходима дл  того, чтобы триггер 2 после запрещени  записи по его тактовому входу успел установитьс  в определенное состо ние. Очередной тактовый импульс, подаваемый на щину 7, пройдет через выходную схему 4 «Pi-НЕ на выход и переведет триггер 1 в состо ние «О, если при этом отсутствует очередной синхроимпульс . После окончани  тактового импульса разрешаетс  перепись на триггер 2, после чего этот триггер переводитс  в состо ние «О.

Так как функции приема синхроимпульсов и функции управлени  разделены между триггерами 1 и 2 соответственно, то частота синхроимпульсов может достигать значени  частоты тактовых импульсов.

Предлагаемый синхронизатор обеспечивает более стабильную «прив зку выходного импульса относительно тактового, так как положение переднего фронта выходного импульса и его длительность жестко св заны с параметрами тактового импульса на выходе инвертирующего элемента 5; при этом полностью используетс  быстродействие элементов схел;ы , так как значение частоты синхроимпульсов .может достигать значени  частоты тактовых импульсов.

Предмет изобретени 

Синхронизатор импульсов, содержащий триггеры, входную и выходную схемы «И- НЕ, инвертирующий элемент задержки, шину синхроимпульсов и шину тактовых импульсов , причем первый вход первого триггера подключен к шине синхроимпульсов, выходы перг Бого триггера соединены со входами второго триггера, выход которого подключен к входу выходной схемы «И-НЕ, отличающийс  тем, что, с целью повышени  быстродействи , в нем шина тактовых и.мнульсов подключена к третьему входу второго триггера и ко входу инвертирующего элемента задержки, выход которого соединен со вторым входом выходной схемы «И-НЕ и с тпетьим входом входной схемы «И-НЕ, второй вход которой подключен к первому входу первого триггера, нервый вход входной схемы «И-НЕ соединен с выходом второго триггера, а выход входной схемы «И-НЕ подключен ко второ.му входу первого триггера.