SU849470A1 - Триггерна лини - Google Patents

Триггерна лини Download PDF

Info

Publication number
SU849470A1
SU849470A1 SU792824423A SU2824423A SU849470A1 SU 849470 A1 SU849470 A1 SU 849470A1 SU 792824423 A SU792824423 A SU 792824423A SU 2824423 A SU2824423 A SU 2824423A SU 849470 A1 SU849470 A1 SU 849470A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
inputs
trigger
triggers
Prior art date
Application number
SU792824423A
Other languages
English (en)
Inventor
Виталий Григорьевич Бронов
Original Assignee
Предприятие П/Я А-1736
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1736 filed Critical Предприятие П/Я А-1736
Priority to SU792824423A priority Critical patent/SU849470A1/ru
Application granted granted Critical
Publication of SU849470A1 publication Critical patent/SU849470A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) ТРИГГЕРНАЯ ЛИНИЯ
1
Изобретение относитс  к импульсной технике и может быть использовано в устр .ойствах автоматики, квазиэлектронных и электронных АТС и коммутаторах как непосредственно , так и  вл тьс  основной частью схем формирователей импульсов, регистров , распределителей импульсов, унитарных счетчиков, схем защиты от дребезга и импульсных помех, селекторов минимальной длительности и многопредельных селекторов.
Известна триггерна  лини , содержаща  входную шину, две щины тактовых импульсов и триггеры 1.
Недостатками данного устройства  вл ютс  низка  помехозащищенность, низка  разрещающа  способность и больщое врем , необходимое дл  возвращени  устройства в исходное состо ние при наличии Помех, когда действие помех ограничено временем присутстви  на единичном входе
первого триггера очередного тактового импульса .
Известна триггерна  лини , содержаща  входную щину, две щины тактовых импульсов и П триггеров, каждый из которых содержит первый и второй элементы И-НЕ,
выходы которых соединены соответственно с первыми входами второго и первого элементов И-НЕ, выход второго элемента И-НЕ соединен со вторым входом первого элемента И-НЕ последующего триггера, вторые входы вторых элементов И-НЕ нечетных и четных триггеров соединены соответственно с первой и второй щинами тактовых импульсов, входна  щина соединена со вторым входом первого элемента И-НЕ первого триггера 2.
)д Недостатками известного устройства  вл ютс  низка  помехозащищенность, низка  разрещающа  способность и большое врем , необходимое дл  возвращени  схемы в исходное состо ние при наличии помех, когда действие помех ограничено временем
tS присутстви  на единичном входе первого триггера очередного тактового импульса.
Цель изобретени  - повыщение помехозащищенности .
Указанна  цель достигаетс  тем, что & триггерной линии, содержащей входную

Claims (2)

  1. щину, две щины тактовых импульсов и П триггеров, каждый из которых содержит первый и второй элементы И-НЕ, выходы которых соединены соответственно с первыми входами второго и первого элементов И-НЕ выход второго элемента И-НЕ соединен со вторым входом первого элемента И-НЕ последующего триггера, вторые входы вторых элементов И-НЕ нечетных и четных триггеров соединены соответственно с первой и второй шинами тактовых импульсов, входна  шина соединена со вторым входом первого элемента И-НЕ первого триггера входна  шина соединена с третьими входами первых элементов И-НЕ четных триггеров . На чертеже приведена принципиальна  схема устройства. На чертеже обозначено: триггеры 1-4; элементы И-НЕ 1 - 1 и I-2 триггера 1; элементы И-НЕ 2-1 и 2-2 триггера 2; элементы И-НЕ 3-1 и 3-2 триггера 3; элементы И-НЕ 4-1 н 4-2 триггера 4; шины 5 и 6 тактовых импульсов; входна  шина 7 и выходы 8-1 - 8-4 соответственно триггеров 1-4. Выходы элементов И-НЕ I - 1, 2-1, 3-1 и 4-1 соединены с первыми входами соответственно элементов И-НЕ 1-2, 2-2, и 4-2, выходы которых соединены с первыми входами соответственно элементов И-НЕ 1 - 1, 2-1, 3-1 и 4-1, выходы элементов И-НЕ 1-2, 2-2, 3-2 соединены со вторыми входами соответственно элементов И-НЕ 2-1, 3-1 и 4-1, вторые входы элементов И-НЕ 1-2, 3-2, и 2-2, 4-2 соединены соответственно с шинами 5 и 1б тактовых импульсов, входна  шина 7 соединена со вторым входом элемента И-НЕ 1 - 1 и с третьими входами элементов И-НЕ 2-1 и 4-1. Устройство работает следующим образом . В исходном состо нии на входную щину 7 подан нулевой сигнал. На выходах 8-1 - 8-4 присутствуют единичные сигналы. При поступлении на управл ющий вход 7 единичного сигнала триггеры 1-4 с приходом очередных тактовых импульсов по шинам 5 и б последовательно опрокидываютс  и на выходах 8-1-8-4 по вл ютс  нулевые сигналы через промежутки времени, определ емые сдвигом между тактовыми импульсами. Так как сдвиг между входным импульсом и соответствующим очередным тактовым импульсом шины 5 известен, ввиду того, что в большинстве случаев использовани  данной линии она синхронизирована с входными сигналами, то известна всегда и задержка по влени  соответствующего выходного сигнала относительно входного. Во многих случа х использовани  предлагаемого устройства, например, в схемах формирователей импульсов или распределителей импульсов необходимости в синхронизации линии нет, так как по услови м разработки нет надобности в точной оценке задержки выходных сигналов относительно ВХОДНЫХ. Но и в этих случа х ошибка в данной оценке может быть сколь угодно малой, если уменьщить периоды тактовых импульсов , поступающих по шинам 5 и 6, если в этом есть необходимость. Если в момент обработки триггерной линией входного сигнала поступают сигналы помех или оканчиваетс  данный импульс и тут же начинает поступать следующий , когда на входе элемента И-НЕ 1-2 триггера 1 присутствует очередной тактовый импульс и данна  смена входных состо ний будет закончена до его окончани , то и в этом случае схема возвращаетс  в исходное состо ние, тогда как в известной схеме на данную смену входных сигналов - реакции нет. Итак, введение в схему новых св зей выгодно отличает предлагаемое устройство от известного, так как повышена помехозащищенность устройства, повышена его разрешающа  способность и уменьшено врем , необходимое дл  возвращени  схемы в исходное состо ние. Так, если врем  возвращени  схемы в исходное состо ние дл  прототипа определ лось суммарным временем, необходимым дл  срабатывани  всей цепочки триггеров, при условии отсутстви  помех, то дл  предлагаемого устройства, как разрещающа  способность, так и врем  возвращени  в исходное состо ние определ ют лищь наибольшим из времен задержек одной из пар триггеров четного и нечетного разр дов, вход ших в устройство, даже при наличии помех. Формула изобретени  Триггерна  лини , содержаща  входную шину, две шины тактовых импульсов и П триггеров, каждый из которых содержит первый и второй элементы И-НЕ, выходы которых соединены соответственно с первыми входами второго и первого элементов И-НЕ, выход второго элемента И-НЕ соединен со вторым входом первого элемента И-НЕ последующего триггера, вторые входы вторых элементов И-НЕ нечетных и четных триггеров соединены соответственно с первой и второй шинами тактовых импульсов , входна  шина соединена со вторым входом первого элемё нта И-НЕ первого триггера, отличающа с  тем, что, с целью повышени  помехозашищенности, входна  шина соединена с третьими входами первых элементов И-НЕ четных триггеров. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 481128, кл. Н 03 К 5/18, 1975.
  2. 2.Мисуловин Л. Я. Принципы построени  квазиэлектронных АТС малой емкости. М., 1970, с. 126-127, рис. 7.11, 7.12 (прототип ) .
SU792824423A 1979-10-03 1979-10-03 Триггерна лини SU849470A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792824423A SU849470A1 (ru) 1979-10-03 1979-10-03 Триггерна лини

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792824423A SU849470A1 (ru) 1979-10-03 1979-10-03 Триггерна лини

Publications (1)

Publication Number Publication Date
SU849470A1 true SU849470A1 (ru) 1981-07-23

Family

ID=20852675

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792824423A SU849470A1 (ru) 1979-10-03 1979-10-03 Триггерна лини

Country Status (1)

Country Link
SU (1) SU849470A1 (ru)

Similar Documents

Publication Publication Date Title
SU849470A1 (ru) Триггерна лини
US4096471A (en) Method and apparatus for transfer of asynchronously changing data words
SU437208A1 (ru) Синхронизатор импульсов
SU1193672A1 (ru) Числоимпульсный квадратор
SU1280602A1 (ru) Устройство дл ввода информации
SU1187253A1 (ru) Устройство для временной привязки импульсов
SU894862A1 (ru) Формирователь многофазного сигнала
SU1368957A1 (ru) Устройство дл формировани последовательностей импульсов
SU960820A2 (ru) Многоканальное устройство дл приоритетной селекции импульсов
SU1091162A2 (ru) Блок приоритета
SU798814A1 (ru) Устройство дл сравнени чисел
SU1387182A1 (ru) Программируемый многоканальный таймер
SU637786A1 (ru) Блок управлени дл запоминающего устройства
SU949823A1 (ru) Счетчик
SU855531A1 (ru) Цифровой фазовращатель
SU1462291A1 (ru) Устройство дл определени экстремальных значений последовательности чисел
SU1370751A1 (ru) Формирователь импульсов
SU907569A1 (ru) Устройство дл приема последовательного кода
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU1443147A1 (ru) Фазовый синхронизатор
SU1584097A1 (ru) Устройство дл контрол очередности поступлени импульсов в N последовательност х
SU1177901A1 (ru) Временной селектор целых импульсов
SU1037237A1 (ru) Устройство дл ввода информации
RU1775854C (ru) Управл емый делитель частоты следовани импульсов
SU1251352A1 (ru) Устройство дл мажоритарного выбора сигнала