SU1264324A1 - Двухканальный дискриминатор импульсов - Google Patents
Двухканальный дискриминатор импульсов Download PDFInfo
- Publication number
- SU1264324A1 SU1264324A1 SU823519471A SU3519471A SU1264324A1 SU 1264324 A1 SU1264324 A1 SU 1264324A1 SU 823519471 A SU823519471 A SU 823519471A SU 3519471 A SU3519471 A SU 3519471A SU 1264324 A1 SU1264324 A1 SU 1264324A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- bus
- triggers
- output
- buses
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в измерительной технике в системах автоматического управлени и регулировани . Целью изобретени вл етс повышение надежности путем исключени зависимости длительности выходных сигналов от соотношени входных сигналов. Двухканальный дискриминатор импульсов содержит два Dтриггера , пр мые выходы «oTopi x соединены с выходными шинами и через последовательно соединенные элемент ИЛИ и элемент задержки подключены к входам Сброс триггеров, информационные входа которых соединены с одной из входных шин, а синхронизирующие входы один непосредственно, а другой через инвертор подключены к Q другой входной шине. 1 ил. (Л
Description
Изобретение относится к импульсной технике и может быть использовано в измерительной технике в системах автоматического управления и регулирования.
Цель изобретения - повышение надежности двухканального дискриминатора импульсов путем исключения зави симости длительности выходных сигналов от соотношения входных сигналов.
На чертеже представлена функциональная схема двухканального дискриминатора импульсов.
Двухканальный дискриминатор импульсов содержит триггеры 1 и 2 типа Dt, инвертор 3, элемент ИЛИ 4, элемент 5 задержки, входные шины 6 и 7 и выходные шины 8 и 9.
Устройство работает следующим образом.
вается в единичное состояние триггер 2.
Поскольку прямые выхода триггеров 1 и 2 через последовательно соединен· 5 ные элементы ИЛИ и элемент 5 задержки соединены с входом сброса R триггеров 1 и 2, то при установке в единичное состояние триггеров 1 и 2 они через время, определяемое элементом . 5 задержки, возвращаются в нулевое состояние.
Таким образом, при совпадении во времени моментов появления переднего и заднего фронтов входного сигнала на шине 6 с уровнем логической единицы входного сигнала на шине 7, на выходных шийах 8 и 9 формируются положительные импульсы определенной длительности.
В исходном состоянии на прямых выходах триггеров 1 и 2, а следовательно» на выходных шинах 8 и 9 присутст вует уровень логического нуля.
На вход устройства по входным шинам 6 и 7 поступают положительные импульсы. Появление входного импульса на одной из шин 6 и 7 не приводит к изменению исходного состояния триггеров 1 и 2. Изменение состояния триг геров 1 и 2 происходит только в тех случаях, когда моменты появления (переднего фронта) и окончания (заднего фронта)) входного положительного импульса на шине 6 приходятся на мо менты наличия на входной шине 7 поло жительного импульса. При этом от переднего фронта входного сигнала, присутствующего на шине 6 , - положитель· ного перепада триггер 1 устанавлива- 40 ется в единичное состояние, а от заднего фронта входного сигнала, присутствующего на шине 6, трансформированного в положительный перепад посредством инвертора 3, устанавли30
Claims (2)
- «1 Изобретение относитс к импульсной технике и может быть использовано в измерительной технике в системах автоматического управлени и ре гулировани . Цель изобретени - повьшение надежности двухканального дискриминатора импульсов путем исключени зави симости длительности выходных сигналов от соотношени входных сигналов. На чертеже представлена функциональна схема двухканального дискриминатора импульсов. Двухканальный дискриминатор импульсов содержит триггеры 1 и 2 типа Dt, инвертор 3, злемент ИЛИ 4, элемент 5 задержки, входные шины 6 и 7 и выходные шины 8 и 9. Устройство работает следующим образом . В исходном состо нии на пр мых вы ходах триггеров 1 и 2, а следователь но на выходных шинах 8 и 9 присутст вует уровень логического нул . На вход устройства по входным шинам 6 и 7 поступают положительные им пульсы. По вление входного импульса на одной из шин 6 и 7 не приводит к изменению исходного состо ни триггеров 1 и 2. Изменение состо ни триг геров 1 и 2 происходит только в тех случа х, когда моменты по влени (пе реднего фронта) и окончани (заднего фpoнтa входного положительного импульса на шине 6 приход тс На моменты наличи на входной шине 7 поло жительного импульса. При этом от переднего фронта входного сигнала, при сутствующего на шине 6, - полозкитель ного перепада триггер t устанавливаетс в единичное состо ние, а от зад него фронта входного сигнала, присутствующего на шине 6, трансформированного в положительный перепад посредством инвертора 3, устанавли4 ваетс в единичное состо ние триггер
- 2. Поскольку пр мые выхода триггеров 1 и 2 через последовательно соединенные элементы ИЛИ и элемент 5 задержки соединены с входом сброса R триггеров 1 и 2, то при установке в единичное состо ние триггеров 1 и 2 они через врем , определ емое элементом 5 задержки возвращаютс в нулевое состо ние. Таким образом, при совпадении во времени моментов по влени переднего и заднего фронтов входного сигнала на шине 6 с уровнем логической единицы входного сигнала на шине 7, на выходных шийах 8 и 9 формируютс положительные импульсы определенной длительности. Формулаизобретени Двухканальный дискриминатор импульсов , содержащий две входные и две выходные шины, инвертор, вход которого подключен к первой входной шине, отличающийс тем, что, с целью повьш1енй надежности путем исключени зависимости длительности выходных сигналов от соотношени входных сигналов, в него введены два D-триггера, элемент ИЛИ и элемент задержки, причем информационные входы D-триггеров подключены к второй входной шине, а синхронизирующие входы первого и второго D-триггеров подключены соответственно к первой входной шине и к выходу инвертора , пр мые выходы первого и второго D-триггеров соединены соответственно с первой и второй выходной ши нами и первым и вторым входами элемента ИЛИ, выход которого через элемент задержки соединен с входами Сброс обоих D-триггеров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823519471A SU1264324A1 (ru) | 1982-12-03 | 1982-12-03 | Двухканальный дискриминатор импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823519471A SU1264324A1 (ru) | 1982-12-03 | 1982-12-03 | Двухканальный дискриминатор импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1264324A1 true SU1264324A1 (ru) | 1986-10-15 |
Family
ID=21038398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823519471A SU1264324A1 (ru) | 1982-12-03 | 1982-12-03 | Двухканальный дискриминатор импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1264324A1 (ru) |
-
1982
- 1982-12-03 SU SU823519471A patent/SU1264324A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент DE 2143013, кл. Н 03 К 5/156, 1973. Авторское свидетельство СССР 696598, кл. Н 03 К 5/26, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1264324A1 (ru) | Двухканальный дискриминатор импульсов | |
SU1241449A1 (ru) | Селектор импульсов | |
SU437208A1 (ru) | Синхронизатор импульсов | |
SU1679625A1 (ru) | Счетное устройство | |
SU1383472A1 (ru) | Временный селектор импульсов | |
SU1190502A1 (ru) | Устройство дл формировани импульсов разностной частоты | |
RU1798789C (ru) | Устройство дл ввода информации | |
SU1522383A1 (ru) | Цифровой генератор импульсов | |
RU2052893C1 (ru) | Устройство для выделения первого и последнего импульсов в пачке | |
SU1084980A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU1135007A1 (ru) | Устройство дл задержки импульсов | |
SU1511853A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU1432496A1 (ru) | Многоканальное устройство дл ввода информации | |
SU1451840A1 (ru) | Устройство дл формировани импульсов | |
SU1580383A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1026283A1 (ru) | Фазовый дискриминатор | |
SU1213529A1 (ru) | Устройство синхронизации | |
SU1472908A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1374400A1 (ru) | Цифровой частотный дискриминатор | |
SU1112569A1 (ru) | Реверсивное счетное устройство | |
SU1529427A1 (ru) | Устройство дл временного разделени двух импульсных сигналов | |
SU705660A1 (ru) | Формирователь импульсов малой длительности по переднему и заднему фронтам входного импульса | |
SU696599A1 (ru) | Селектор импульсов по длительности | |
SU580649A1 (ru) | Устройство приема цифровой информации |