SU758500A1 - Синхронизатор импульсов - Google Patents

Description

Изобретение относитс  к цифровой измерительной технике и может быть использовано в системах с частотноимпульсным представлением, инфор«1а- 5 ции.

Известный синхронизатор импульсов, содержащий два триггера, не обеспечивает синхронизации сигналов, следующих с частотой тактовых импуль- 10 сов {1.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  синхронизатор импульсов , содержащий триггеры, инверторы 5 и элементы совпадени  2.

Недостатком данного устройства  вл етс  низкое быстродействие.

Целью изобретени   вл етс  повышение быстродействи .20

Эта цель достигаетс  тем, что в . синхронизатор импульсов, содержащий первый Д-триггер, вход С которого  вл етс  входом устройства, а выход сое.цинен со входом Д второго Д-триг- 25 гера, последовательно соединенные первый и второй инверторы, вход первого из которых подключен шине тактовых импульсов, выход первого инвертора соединен с первым вхо- 30

дом элемента И-НЕ, выход второго инвертора соединен со входами С второго и третьего Д-триггеров, в нем выход элемента И-НЕ соединен со входом R третьего Д-триггера, вход Д которого соединен со входами Д и R второго Д-триггера, а выход третьего Д-трйггера подключен ко второму входу элемента И-НЕ, инверсный выход второго Д-триггера соелинен со входом R первого Д-триггера.

На чертеже представлена структурна  схема синхронизатора импульсов.

Синхронизатор импульсов содержит Д-триггеры 1, 2, 3, инверторы 4, 5, элемент И-НЕ 6. На чертеже также показаны шина 7 тактовых импульсов ,шина 8 асинхронных импульсов и выходна  шина 9.

Синхронизатор импульсов работает следующим образом.

В первоначальном положении все триггеры наход тс  в состо нии О при этом пр мой выход Д-триггера 3 устанавливает на выходе элемента И-НЕ 6 сигнал . По переднему фронту каждого импульса, поступающего на шину 7, Д-триггер 1 переводитс  в состо ние 1 , устанавлива  сигнал на Д и R - входах Д-триггера 2 и на Д-входе Д-триггера 3. По переднему фронту очередного тактового импульса, поступающего на шину,7, переключаютс  Д-триггеры 2 и 3, При этом Д-триггер 2 осущeQтвлae .т сброс в О Д-триггер 1 а Д-триггер/3 подает сигнал i на выход устройства и на вход элемента И-НЕ 6, При по влении заднего фронта тактового импульса на выходе элемента И-НЕ б образуетс  сигнал О-, который возвращает Д-триггер 3 в состо ние О. Таким образом, длительность импульсов на выходе устройства стандартизирована длительностью тактовых импульсов.

Так как функции приема ансинхронных импульсов и функции формирова- ни  синхронизированных импульсов . разделены между триггерами 1 и частота асинхронных импульсов может достигать значени частоты тактовых импульсов. Инверторы 4 и 5 компенсируют задержку срабатывани  триггера 1, что необходимо при совпадении импульсов равных частот на шинах 7 и 8, При этом сброс триггера 1 в состо ние О при срабатывании триггера 2 исключает зависимость работы синхронизатора от длительности асинхронных импульсов.

Следовательно, предлагаемый синхронизатор импульсов обеспечивает стабильную прив зку выходного импульса относительно тактового, так как положение переднего фронта выходного импульса и его длительность жестко св заны с параметрами тактового импульса . Работа синхронизатора не зависит от длительности асинхронных импульсов. Он полностью использует быстродействие элементов схемы, так как значение частоты асинхронных импульсов может достигать значени  частоты тактовых импульсов.

Claims (2)

1.Авторское свидетельство СССР 439911, кл. Н 03 К 5/13, 1972.

2.Авторское свидетельство СССР 457176, кл, Н 03 К 5/13, 1973.