SU970362A1 - Вычитатель частот - Google Patents
Вычитатель частот Download PDFInfo
- Publication number
- SU970362A1 SU970362A1 SU813271114A SU3271114A SU970362A1 SU 970362 A1 SU970362 A1 SU 970362A1 SU 813271114 A SU813271114 A SU 813271114A SU 3271114 A SU3271114 A SU 3271114A SU 970362 A1 SU970362 A1 SU 970362A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- inputs
- output
- combined
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) ВЫЧИТАТЕЛЬ ЧАСТОТ
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах автоматического управлени и обработки информации.
Известно устройство дл получени разностной частоты двух импульсных последовательностей , содержащее триггеры, элементы И и НЕ и формирующее на одном вы.ходе частоту 1вых-1 Ь - fz если fi fg, а на другом - частоту fbbu.z 2 - fi, если 1.
Недостатками устройства вл ютс отсутствие синхронизации, формирование ненормированных по длительности выходных сигналов и низка помехоустойчивость при воздействии на оба его входа синхронных наведенных помех.
Наиболее близким по технической сущности к предлагаемому вл етс устройство , содержащее первый второй, третий, четвертый, п тый и щестой триггеры, первый , второй и третий элементы И и элемент НЕ, причем вход установки в единицу первого триггера вл етс входом уменьщаемой частоты устройства, вход установки в ноль первого триггера соединен с входом синхронизации устроГнтва, с входом элемента НЕ и с входом установки в ноль четвертого триггера, пр мой выход первого триггера соединен с входом установки в единицу второго триггера, вход установки в ноль которого соединен с выходом элемента НЕ и с входо.м установки в ноль п того триггера, вход установки в единицу которого вл етс входом вычитаемой частоты устройства, пр мой выход п того триггера соединен с входом установки в единицу четвертого триггера, пр мой выход второго триггера соединен с входом установки в единицу третьего триггера и с первым в.ходом первого элемента И, второй вход которого соединен с пр мым выходом третьего триггера , а выход - с входом установки в ницу щестого триггера и с первы.м входом третьего элемента И, пр мой выход четвертого триггера соединен с входом установки в ноль третьего триггера и с первым входом второго элемента И, второй вход которого соединен с инверсным выходом третьего триггера, а выход - с входом установки в ноль шестого триггера, пр мой выход которого соединен со вторым входом третьего элемента И, выход третьего апемента И вл етс выходом устройства 2. Недостатками известного устройства вл ютс низка помехоустойчивость при воздействии на его входы синхронных наведенных помех и ограниченные функциональные возможности, так как оно обеспечивает формирование разностной частоты только при условии, что частота на одном его входе Гумпревышает частоту на другом его входе выч- Это накладывает ограничение на использование вычитател в системах автоматического управлени или системах автоматики, так как в этих системах требуетс формирование разностных частот как при , так и при , где fi и 2 - частоты следовани входных импульсов . Низка помехоустойчивость устройства вл етс следствием несимметрии синхронизации триггеров каналов fyM и i. Действительно , синхронна помеха будет всегда устанавливать третий триггер в состо ние «О, в результате чего тер етс информаци о предыдушем входном импульсе, если он пришел по входу f-ум. Это приводит к уменьшению разностной частоты на выходе устройства . Если на основе этого вычитател реализовать выход разностной частоты fpaw UuH - fvM Р . синхронна Doin yfi Г ООП -уд| Г помеха будет увеличивать частоту следовани импульсов на этом выходе. Цель изобретени - повышение помехоустойчивости и расширение класса решаемых задач за счет вычитани из меньшей частоты большей. Поставленна цель достигаетс тем, что в вычитателе частот, содержашем первый, второй, третий, четвертый и п тый триггеры , первый и второй элементы И, причем первые входы первого и второго элементов И соединены с пр мыми выходами второго и четвертого триггеров соответственно, второй вход первого элемента И соединен с пр мым выходом третьего триггера, а второй вход второго элемента И - с инверсным выходом третьего триггера, перва шина входной информации соединена с тактовым входом первого триггера, К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы первого триггера объединены и соединены с его ин версным выходом и с объединенными К-входами второго триггера, 1-входы которого объединены и соединены с пр мым выходом первого триггера, пр мой выход второго триггера соединен с первым 1-входом третьего триггера, инверсный выход второго триггера соединен с входом установки в ноль первого триггера и с первым К-входом третьего триггера, остальные К-входы третьего триггера объединены и соединены с пр мым выходом четвертого триггера, остальные 1-входы третьего триггера объединены и соединены с инверсным выходом четвертого триггера и с входом установки в ноль п того триггера, третьи входы первого и второго элементов И соединены с инверсными выходами второго и четвертого триггеров соответственно, втора шина входной информации соединена с тактовым входом п того триггера, К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы п того триггера объединены и соединены с его инверсным выходом и с объединенными К-входами четвертого триггера, 1-входы которого объединены и соединены с пр мым выходом п того триггера, тактовые входы второго, третьего, четвертого триггеров и четвертые входы первого и второго элементов И объединены и соединены с шиной синхронизации устройства , выходы первого и второго элементов И вл ютс первым и вторым выходами устройства соответственно. На фиг. 1 приведена функциональна электрическа схема вычитател частот; на фиг. 2 - временна диаграмма его работы . Вычитатель частот содержит триггеры 1-5, элементы И 6 и 7, выходные шины 8 и 9, входные шины 10 и 11 и шину 12 синхронизации . Вычитатель частот работает следуюш,им образом. При отсутствии входных импульсов 1ПлС триггеры 1, 2, 4 и 5 наход тс в состо нии , а триггер 3 - в состо нии «О, если последнии входной импульс пришел по шине 11, или в состо нии «1 если последний входной импульс пришел по шине 10. Импульсы синхронизации, поступаюц ие с шины 12 на С-входы триггеров 2-4 не мен ют при этом их состо ние, а также не проход т на выходы элементов И 6 и 7, так как они блокированы по первым входам сигналами с пр мых выходов триггеров 2 и 4 соответственно. Импульс с входной шины 10 задним фронтом переключает триггер 1 по С-входу в состо ние «1, после чего первый импульс частоты синхронизации , приход щий на шину 12, переключает задним фронтом триггер 2 по С-входу в состо ние «1, который при этом устанавливает триггер 1 в состо ние «О по R-BXOду , подготавлива его к приему следуюшеГО входного сигнала. Аналогичным образом работают триг ep 5 и 4 при поступлении импульсов на входную шину 11. Если после прихода импульса на входную шину 10 и изменени исходного состо ни триггера 2 триггеры 3 и 4 наход тс в состо нии «О, то второй импульс частоты синхронизации переключит своим задним фронтом триггер 2 в состо ние «О, а триггер 3 - в состо ние «14 так как на К-вход триггера 2 с инверсного выхода триггера 1 подан сигнал логической единицы, разрешающий установку триггера 2 в состо ние «О, а на первыйи второй 1-входы триггера 3 поданы сигналы логической единицы соответственно с пр мого и инверсного выходов триггеров 2 и 4, разрешающие переключение триггера 3 в состо ние «1. Если после перек тючени триггера 3 в состо ние «1 следующий входной импульс поступит на шину 10, то после установки триггера 2 в состо ние «1 задним фронтом первого импульса частоты синхронизации , второй импульс частоты синхронизации пройдет через элемент И 6 на входную шину 8, так как при этом на всех входах элемента И 6 действуют сигналы, соответствующие логической единице. Этот сл-ай соответствует условию , так как при этом возможно поступление подр д друг за другом двух и более импульсов на щину 10. Аналогичным образом, если подр д два или более импульсов придут на шину 11, что соответствует условию выходные импульсы будут формироватьс на выходной шине 9. Если после поступлени импульса на щину 10 и установки триггера 3 в состо ние «1 поступит импульс на шину 11, то после переключени триггера 5 в состо ние «1 по С-входу задним фронтом этого импульса и переключени триггера 4 в состо ние «1 задним фронтом первого импульса частоты синхронизации второй импульс частоты синхронизации не пройдет через элементы И 6 и 7 на выходы устройства, так как первый из них будет блокирован по первому входу сигналом логического «О с пр мого выхода триггера 2, а второй - сигналом логического «О с инверсного выхода триггера 3. При этом задним фронтом второго импульса частоты синхронизации триггер 3 переключитс в состо ние «О, так как на его К- входы будут действовать сигналы логической «1 с инверсного выхода триггера 2 и пр мого выхода триггера 4. Таким образом при поочередном поступлении импульсов по шинам 10 и 11 эти импульсы поглощаютс друг другом и не проход т на выходы вычитател . Аналогичным образом, если на шины 10 и 11 действуют синхронные помехи или совпадаюшие друг с другом входные сигналы, или входные сигналы, приход щие в течение одного периода следовани импульсов частоты синхронизации, то они не проход т на выходы 8 и Б устройства и не мен ют состо ние триггера 3, так как при этом после установки триггеров 1 и 5 в состо ние «1 задними фронтами входных сигналов и переключени триггеров 2 и 4 первым импульсом частоты синхронизации элементы И 6 и 7 блокированы сигналами с инверсных выходов триггеров 4 и 2 соответственно , а переключение триггера 3 блокировано по первым I и К-входа.м сигналами логического «О с инверсных выходов триггеров 4 и 2 соответственно, благодар чему повышаетс помехоустойчивость устройства. Предлагаемый вычитатель частот имеет существенные преимущества перед известным за счет введени второй выходной щины, а также нового соединени элементов, так как позвол ет расширить функциональные возможности устройства, а именно, получить на первом выходе, если вторую развходы второго, третьего, четвертого триггеров и четвертые входы первого и второго элементов И объединены и соединены с шиной синхронизации устройства, выходы первого и второго элементов И вл ютс первым и вторым выходами устройства соответственно .
Источники информации, прин тые во внимание при экспертизе
1Авторское свидетельство СССР № 572784, кл. G 06 F 7/385, 1975.
2Авторское свидетельство СССР
Claims (1)
- № 658560, кл. G 06 F 7/50, 1977 (прототип ). ностную частоту, формируемую на втором выходе, если , а также увеличить его помехоустойчивость к наведенным синхронным помехам. Формула изобретени Вычитатель частот, содержащий первый, второй, третий, четвертый и п тый триггеры, первый и второй элементы И, причем первые входы первого и второго элементов И соединены с пр мыми выходами второго и четвертого триггеров соответственно, второй вход первого элемента И соединен с пр мым выходом третьего триггера, а второй вход второго элемента И - с инверсным выходом третьего триггера, отличающийс тем, что, с целью повыщени помехоустойчивости и расщирени класса решаемых задач путем вычитани из меньшей частоты большей, перва шина входной информации соединена с тактовым входом первого триггера. К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы первого триггера объединены и соединены с его инверсным выходом и с объединенными Квходами второго триггера, 1-входы которого объединены и соединены с пр мым выходом первого триггера, пр мой выход второго триггера соединен с первым 1-входом третьего триггера, инверсный выход второго триггера соединен с входом установки в нуль первого триггера и с первым К-входом третьего триггера, остальные К-входы третьеГО триггера объединены и соединены с пр мым выходом четвертого триггера, остальные 1-входы третьего триггера объединены и соединены с инверсным выходом четвертого триггера и с входом установки в нуль п того триггера, третьи входы первого и второго элементов И соединены с инверсными выходами второго и четвертого триггеров соответственно , втора шина входной информации соединена с тактовым входом п того триггера, К-входы которого объединены и соединены с шиной нулевого потенциала, 1-входы п того триггера объединены и соединены с его инверсным выходом и с объединенными К-входами четвертого триггера, 1-входы которого объединены и соединены с пр мым выходом п того триггера, тактовыеWLTinjmAjmnMnnjmnnRM njirLjumn
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813271114A SU970362A1 (ru) | 1981-04-03 | 1981-04-03 | Вычитатель частот |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813271114A SU970362A1 (ru) | 1981-04-03 | 1981-04-03 | Вычитатель частот |
Publications (1)
Publication Number | Publication Date |
---|---|
SU970362A1 true SU970362A1 (ru) | 1982-10-30 |
Family
ID=20951701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813271114A SU970362A1 (ru) | 1981-04-03 | 1981-04-03 | Вычитатель частот |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU970362A1 (ru) |
-
1981
- 1981-04-03 SU SU813271114A patent/SU970362A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07114348B2 (ja) | 論理回路 | |
GB1236494A (en) | Improvements in or relating to phase difference detectors | |
SU970362A1 (ru) | Вычитатель частот | |
GB1534053A (en) | Distinguishing valid from invalid transitions in a two level logic signal | |
SU758500A1 (ru) | Синхронизатор импульсов | |
SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
SU739721A1 (ru) | Устройство дл синхронизации импульсов | |
SU758496A1 (ru) | Формирователь импульсов | |
SU993456A1 (ru) | Устройство дл синхронизации | |
SU1128376A1 (ru) | Устройство дл синхронизации импульсов | |
SU471582A1 (ru) | Устройство дл синхронизации импульсов | |
SU919072A1 (ru) | Устройство дл выделени импульсов из последовательности | |
SU758501A1 (ru) | Устройство дл синхронизации импульсов | |
SU790224A1 (ru) | Устройство дл синхронизации импульсов | |
SU847504A1 (ru) | Устройство дл получени разностнойчАСТОТы иМпульСОВ | |
SU976495A1 (ru) | Формирователь импульсов | |
SU1173534A1 (ru) | Формирователь импульсов | |
RU2028723C1 (ru) | Устройство для формирования импульсов разностной частоты | |
SU1218455A1 (ru) | Формирователь импульсов | |
SU1626352A1 (ru) | Формирователь одиночного импульса | |
SU1125737A1 (ru) | Двухканальный формирователь однополосного сигнала | |
SU966919A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU783970A1 (ru) | Двухканальное устройство дл разделени совпадающих по времени импульсов | |
SU580652A1 (ru) | Устройство дл коррекции фазовых искажений | |
SU663104A2 (ru) | Коммутатор |