SU1125737A1 - Двухканальный формирователь однополосного сигнала - Google Patents

Abstract

ДВУХКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ ОДНОПОЛОСНОГО СИГНАЛА, содержащий в каждом канале первый элемент И, последовательно соединенные формирователь импульсов и инвертор, последовательно соединенные второй элемент И и первый триггер,второй вход которого соединен с первым входом второго элемента И, при этом выход формировател  импульсов первого канала подключен к первым входам второго элемента И первого канала и первого элемене . та И второго канала, выход инвертора первого канала подключен к первым входам первого элемента И первого канала и второго элемента И второго канала, а выходы первых элементов И каждого канала подключены к выходам общего элемента ИЛИ, отличающийс  тем, что, с целью его упрощени  путем включени  блоков формирующих квадратурные сигналы, в него введен в каждом канале второй триггер, причем вход и выход инвертора второго канала соединены с вторыми входами второго элемента И соответственно второго и первого каналов, а в каждом канале первый, второй входы и выходы второго тригге (О ра соединены соответственно с выхода-, ми первого триггера, формировател  импульсов и с вторым входом первого элемента И, третий вход второго триггера одного канала соединен с выходом первого элемента И другого канала.

Description

Изобретение относитс  к радиотех нике и может найти применение в уст ройствах цифровой обработки сигнало Известен формирователь однополос його сигнала, содержащий первый фор мирователь импульсов, выходы которо непосредственно и через первый и вт рой инверторы подключены к входам дополнительного формировател  импул сов, выходы которого, а также выходы вт рого формировател  импульсов непосред венно через третий и четвертый инверторы подключены к входам четырех элементов И, выходы которых подключены к входу элемента ИЛИ Cl 3. Недостатком данного формировател  однополосного сигнала  вл етс  низка  точность формировани  разност ной частоты. Наиболее близким к изобретению  вл етс  двухканальный формирователь однополосного сигнала, содержащий в каждом канале первый элемент И, последовательно соединенные формирователь импульсов и инвертор, последовательно соединенные второй элемент И и первый триггер, второй вход которого соединен с первым входом второго элемента И, при этом выход формировател  импульсов первого канала подключен к первым входам второго элемента И первого канала и первого элемента И второго канала , выход инвертора первого канала подключен к первым входам первого элемента И первого канала и второго элемента И второго канала, а выходы первых элементов И каждого канала подключены к входам общего элемента ИЛИ 23. Недостатком, известного двухканаль ного формировател  однополосного сигнала  вл етс  необходимость формировани  квадратурных симметричных импульсных последовательностей умень шаемой и вычитаемой частоты. Цель изобретени  - упрощение двухканального формировател  однополо ного сигнала путем исключени  блоков формирующих квадратурные сигналы. Поставленна  цель достигаетс  тем что в двухканальный формирователь однополосного сигнала, содержащий в каждом канале первый элемент И, последовательно соединенные формирова тель импульсов и инвертор, последова тельно соединенные второй элемент И и первый триггер, второй вход которого соединен с первым входом второго элемента И, при этом выход формировател  импульсов первого канала подключен к первым входам второго элемента И первого канала и первого элемента И второго канала, выход инвертора первого канала подключен к первым входам первого элемента И первого канала и второго элемента И второго канала, а выходы первых элементов И каждого канала подключены к входам общего элемента ИЛИ, введен в каждом канале второй триггер, причем вход и выход инвертора второго Канала соединены с вторыми входами второго элемента И соответственуо, второго и первого каналов, а в каждом канале первый и второй входы и выходы второго триггера соединены соответственно с выходами первого триггера, формировател  импульсов и с вторым входом первого элемента И, третий вход второго триггера одного канала соединен с выходом первого элемента И другого канала. На чертеже изображена функциональна  электрическа  схема двухканального формировател  однополосного сигнала. Формирователь содержит первый и второй каналы, каждый из которых содержит формирователь 1 импульсов, инвертор 2, первый 3, второй 4 элементы И, первый 5 и второй 6 триггеры , а также общий элемент ИЛИ 7л Устройство работает следующим образом. Дл  формировани  разностной частоты достаточно иметь информацию о взаимном временном положении полупериодов сигналов уменьщаемой и вычитаемой частот. Если четверть периода сигнала уменьщаемой частоты целиком попадает внутрь соответствующей четверти периода сигнала вычитаемой частоты, то полупериод, к которому принадлежит данна  четверть сигнала уменьшаемой частоты, целиком лежит нутри соответствующего полупериода сигнала вычитаемой частоты. Таким образом, создаетс  возможость перейти от анализа временного оложени  соответствующих четвертей ериода сигналов уменьшаемой и выитаемой частот к анализу временного оложени  соответствующих полуперидов . Формирователь .1 импульсов и нвертор 2 преобразуют входные сиг

налы в симметричные импульсные последовательности , сдвинутые одна относительно другой на полупериод, которые поступают на входы элементов И 3 и 4. Триггеры 5 и 6 фиксируют в виде потенциала моменты совпадени  по времени полупернодов сигнала уменьшаемой частоты с соответствующими полупериодами сигнала вычитаемой частоты. В зависимости от несовпадени  на выходе второго триггера 6 по вл етс  либо разрешающий, либо запрещающий потенциал, который управл ет прохождением одной из симметричных импульсных последовательностей уменьшаемой частоты на выход устройства . Так как информацию о совпадении соответствующих полупериодов сигналов уменьшаемой и вычитаемой частот можно получить лишь в конце интервала времени, занимаемого соответствующим полупериодом сигнала уменьшаемой частоты, то информаци  о моменте совпадени  используетс  дл  управлени  прохождением на выход устройства симметричной импульсной последовательности , задержанной по отношению к участвующей в сравнении. Это может быть импульсна  последовательность , задержанна  на полупериод и

формируема  в семействе симметричных импульсных последовательностей первого канала.

Таким образом, симметричные импульсные последовательности, формируемые формирователем 1 импульсов и инвертортэм 2 первого канала, поступают на первые входы первых элементов ИЗ, на вторые входы которых поступают сигналы с выходов вторых триггеров 6. Выходной сигнал устройства формируетс  в результате логического сложени  в общем элементе ИЛИ 7 напр жений, действующих на выходах первых элементов И 3. Каждому моменту совпадени  полупериодов входных сигналов соответсвует прохождение на выход одного из первых элементов И 3 одного импульса соответствующей симметричной импульсной последовательнести уменьшаемой частоты. Исключени

составл ет лишь случай совпадени  ближайших полупериодов сигнала уменьшаемой частоты с соответствующими сигналами вычитаемой частоты. Така  ситуаци  должна привести к по влению на выходе устройства одного импульса сигнала разностной частоты. Поскольк

совпадают ближайшие полупериоды, то на выходе элементов И 3 должны по витьс  следующие один за другим импульсы соответствующих симметричных импульсных последовательностей уменьшаемой частоты, формируемые на выходах формировател  1 импульсов и инвертора 2 первого канала, которые при сложении в общем элементе ИЛИ 7 должны бы образовать один импульс длительностью, равной периоду уменьшаемой частоты. Однако ввиду наличи  задержки при формировании инвертированного симметричного сигнала в инверторе 2 первого канала полного сли ни  импульсов на выходе общего элемента ИЛИ 7 в данном случае не произойдет. Наличие врезки между импульсами приводит к сбою цифровых устройств, обеспечивающих последующую обработку выходного сигнала.

Дл  исключени  возникновени  ложных импульсов на выходе предлагаемого устройства сигналы с выходов первых элементов И 3 поступают на третьи входы вторых триггеров 6, устран   формирование разрешающего потенциала на их выходах при совпадении ближайшего последующего полупериода сигнала уменьшаемой частоты с соответствующим полупериодом сигнала вычитаемой частоты. Передний фронт симметричной импульсной последовательности , поступающей на второй вход

первого триггера 5, вызывает сраба- . тывание и установку его в 1 лшпь в том Случае, если этот фронт по времени лежит внутри полупериода сигнала вычитаемой частоты. В противном случае второй элемент И 4 формирует сигнал установки первого триггера 5 в нулевое состо ние. Если задний фронт соответствующего полупериода сигнала уменьшаемой частоты выходит за пределы соответствующего полуперйода сигнала вычитаемой частоты, то второй элемент И 4 также формирует сигнал установки первого триггера 5 в нулевое состо ние. Если полупериод сигнала уменьшаемой частоты полностью лежит внутри интервала времени, занимаемого соответствующим полупернодом сигнала вычитаемой частоты, то первый триггер 5 устанавливаетс  в 1 и удерживает это состо ние до прихода следующего однотипного полупериода сигнала уменьшаемой частоты. С приходом нового полупериода процесс ана« . 1 лиза повтор етс  и либо происходит смена выходного потенциала первого триггера 5, либо он сохран ет свое значение и т.д. Вторые триггеры 6 воспроизвод т состо ни  первых триггеров 5 с задер кой на период уменьшаемой частоты, что необходимо дл  создани  возможности обнулени  триггеров ПРОТИВОПОЛОЖНОГО канала при формировании раз7 решающего потенциала данным каналом . Обнуление производитс  импуль сом, формируемым на выходе первого элемента И 3, поступающим на третий вход триггера 6. Технико-экономическа  эффективность изобретени  состоит в сокращении оборудовани , так как исключаютс  цепи, формирующие квадратурные сигналы.

Вгпорои

Claims (1)

1. ДВУХКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ ОДНОПОЛОСНОГО СИГНАЛА, содержащий в каждом канале первый элемент И, последовательно соединенные формирователь импульсов и инвертор, последовательно соединенные второй элемент И и первый триггер.второй вход которого соединен с первым входом второго элемента И, при этом выход формирователя импульсов первого канала подключен к первым входам второго элемента И первого канала и первого элемен© .

   та И второго канала, выход инвертора первого канала подключен к первым входам первого элемента И первого канала и второго элемента И второго канала, а выходы первых элементов И каждого канала подключены к выходам общего элемента ИЛИ, отличающийся тем, что, с целью его упрощения путем включения блоков формирующих квадратурные сигналы, в него введен в каждом канале второй триггер, причем вход и выход инвертора второго канала соединены с вторыми входами второго элемента И соответственно второго и первого каналов, а в каждом канале первый, второй входы и выходы второго триггера соединены соответственно с выходами первого триггера, формирователя импульсов и с вторым входом первого элемента И, третий вход второго триггера одного канала соединен с выходом первого элемента И другого канала.

   ns >

   1 1125