SU1457160A1 - Управл емый делитель частоты - Google Patents
Управл емый делитель частоты Download PDFInfo
- Publication number
- SU1457160A1 SU1457160A1 SU874273737A SU4273737A SU1457160A1 SU 1457160 A1 SU1457160 A1 SU 1457160A1 SU 874273737 A SU874273737 A SU 874273737A SU 4273737 A SU4273737 A SU 4273737A SU 1457160 A1 SU1457160 A1 SU 1457160A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- inputs
- pulse
- Prior art date
Links
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.дл получени серий тактовых импульсов и дл синхронизации цифровых устройств. Цель изобретени - расширение функциональных возможностей за счет обеспечени возможности регулировани длительности выходных импульсов - достигаетс введением мультиплексора 2, кодовой шины 21 (кода длительности паузы между выходными импульсами) и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16. Устройство также содержит счетчик 1 импульсов, формирователь 3 импульсов, D-триггеры 4 и 5, элементы И-HS 7 и 8, элементы ИЛИ 9 - 12, элементы И 13 и 14, инверторы 17 и 18 и шины: входную 6, начальной установки 15, выходную 19 и кодовую 20 (коды длительности выходных импульсов ). Имеетс пример реализации формировател 3 импульсов. 2 ил. (Л
Description
Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники для получения серий тактовых импульсов и синхронизации цифровых систем.
Цель изобретение - расширение.функциональных возможностей за счет обеспечения возможности регулирования длительности выходных импульсов.
На фиг., 1 представлена электрическая функциональная схема устройства; на фиг.2 - временные диаграммы, поясняющие работу устройства. Управляемый делитель частоты содержит (вычитающий двоичный) счетчик Г импульсов, мультиплексор 2, формирователь 3 импульсов, первый.и второй D-триггеры 4 и 5, входную шину 6, первый и второй элементы И-НЕ 7 и 8, первый, второй, третий и четвертый элементы ИЛИ 9 - 12, первый и второй элементы И 13 и 14, шину 15 начальной установки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, первый и второй инверторы 1 7 и 18, выходную шину 19, первую кодовую шину 20 (кода длительности импульсов) и вторую кодовую шину 21 (кода длительности пауз).
Первая кодовая шина 20 соединена с первой группой информационных входов мультиплексора 2, вторая группа информационных входов которого соединена хЪды дами вход соединен с С-входами первого и второго триггеров 4 и 5, а через фор-40 мирователь 3 импульсов — с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, с входной шиной бис первыми входами первых элементов И-НЕ 7 и ИЛИ 9, выходы которых соединены соответственно с первым и вторым входами второго элемента И-НЕ 8, выход которого соединен с выходной шиной 19, управляющим входом мультиплексора 2, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и с D-входами первого и второго триггеров 4 и 5, а третий вход - с выходом второго элемента ИЛИ 10, первый вход которого соединен с инверсным выходом первого триггера 4, прямой выход которого соединен с вторым входом первого элемента И-НЕ 7, R-вход ·* с S-входом второго триггера 5 и с выходом третьего элемента ИЛИ 11, aS с второй кодовой шиной 21, а вы-35 соединены с информационными вхосчетчика 1 импульсов, тактовый которого через первый инвертор вход - с P-входом второго триггера 5 и с выходом первого элемента И 13, первый вход которого соединен с шиной 15 начальной установки и с первым входом второго элемента И 14, выход которого соединен с входом предварительной установки счетчика 1 импульсов, а второй вход - с выходом четвертого элемента ИЛИ 12, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и через второй инвертор 18 - с первым входом третьего элемента ИЛИ 11, инверсный выход второго триггера 5 соединен с вторыми входами первого и второго элемента ИЛИ 9 и 10. Вторые входы третьего и четвертого элементов ИЛИ 11 и 12 и второго элемента И 14 соединены с выходом Заем счетчика I импульсов. Формирователь 3 импульсов может быть выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого непосредственно, а второй через элемент задержки соединен с входом.
Управляемый делитель частоты работает следующим образом,
В исходное состояние устройство приводится подачей логического нуля на шину 15, при этом по S-входу в единичное состояние устанавливается триггер 4, по R-входу в нулевое состояние устанавливается триггер 5, а по входу предварительной установки в счетчик 1 с шины 20'через мультиплексор 2 записывается двоичный код 11 длительности выходных импульсов, Принцип деления заключается в передаче на выход входных импульсов прямо или.с инвертированием для формирования фронтов и блокировки на уровне единицы или нуля с целью формирования вершины импульса или паузы на время, длительности полупериодах ветственно.
По шине 6 поступают импульсы входной частоты со скважностью 2 (фиг,2а), на выходе которого формируются короткие положительные импульсы по каждому фронту входного импульса (фиг,2б), т,е, импульсы удвоенной входной частоты. После начальной установки инверсный выход триггера 5 (фиг.2в) и прямой выход триггера 4 (фиг.2г) находятся в состоянии единиц и обеспечивают режим прямой передачи входных вершины определяемое кодом N или кодом R паузы (в входных импульсов) соотна вход формирователя 3 импульсов на шину 19 поскольку элементы 9 и 10 блокированы на уровне единиц и не влияют на работу элемента 8, а элемент 7 открыт по второму входу, Поэтому с приходом первого ® входного импульса через последовательно соединенные элементы 7 и 8 по шине 19 формируется положительный фронт (фиг,2з), а с помощью формиро- ιθ вателя 3 - короткий положительный импульс, который уменьшает на единицу содержимое счетчика 1 импульсов (фиг.2ж), а своим задним фронтом через инвертор 17 устанавливает в еди- 15 ничное состояние триггеры 4 и 5, поскольку на их D-входах к этому моменту уже установится единица, поступающая с выходной шины 19 (длительность импульсов формирователя 3 выбирается 20 такой, чтобы вместе с задержкой инвертора 17 перекрывать время задержки любой пары элементов 7 и 8 или 9 и 8) ,
Установка триггера 5 в единичное 25 состояние вызывает логический ноль на инверсном выходе (фиг,2в), а следовательно, и ноль на выходе элемента 10, что приводит к блокировке выхода элемента 8 и шины 19 устройства 30 на уровне логической единицы. После дующие входные импульсы не изменяют сигнал на шину 19, а импульсы с выхода формирователя 3 изменяют лишь содержимое счетчика 1, осуществляя подсчет полупериодов, N-й импульс с выхода формирователя 3 уменьшает содержимое счетчика 1 до нулевого значения, а по его окончании на выходе Заем счетчика 1 вырабатывается ну- 49 левой уровень (фиг.2е), который через элемент 14 поступает на вход предварительной установки счетчика 1 и записывает в него код Р длительности паузы (фиг.2ж), поступающий через 4д мультиплексор 2 е шины 21, после чего логический ноль на выходе Заем исчезает (фиг.2е), Однако еще до этого производится переключение триггера 4 или 5 (с целью устранения возмож- , ности возникновения гонок, переключение производится всегда только одного из триггеров),
Переключение триггеров 4 и 5 сигналом' счетчика 1 производится перед gg формированием фронта выходных.импульсов, т,е, когда требуется переход устройства с блокировки на прямую или инверсную передачу входных импульсов, Анализ осуществляет элемент 16 (фиг,2д), ноль с выхода которого при совпадении состояния входной и выходной шин открывает элемент 12, разрешая сброс триггера 5 и установку в единицу триггера 4 для перевода устройства в режим прямой передачи. При разных состояниях входной и выходной шин единица с выхода элемента 16 закрывает элемент ИЛИ 12, а через инвертор 18 открывает элемент 11, разрешая установку в единицу триггера 5 и сброс триггера 4 для перевода устройства в режим инвертирования. После формирования заднего фронта выходного импульса импульс формирователя 3 задним фронтом устанавливает в нулевое состояние триггеры 4 и 5, Единица с инверсного выхода триггера 5 и ноль с выхода триггера 4 блокируют на уровне единиц элементы 9 и 10 и элемент 7, а следовательно, блокируется выход элемента 8 на нулевом уровне. После этого, как и при формировании вершины, уменьшается только содержимое счетчика 1 , (фиг,2ж). Ноль с шины 19 переключает на первый вход мультиплексор 2 и поэтому перед завершением формирования паузы в счетчик 1 перепишется опять код N длительности импульса (фиг,2ж) с шины 20,
В итоге на шину 19 поступают импульсы, частота следования которых равна частоте импульсов, поступающих, на на шину 6, деленной на коэффициент, равный половине суммы кодов N и Р, поданных на шины 20 и 21, определяющих длительность выходных импульсов и пауз в количестве полупериодов входных импульсов соответственно. При равных значениях кодов N и Р на выход будут поступать импульсы со скважностью, равной двум, независимо от четности общего коэффициента деления частоты.
Если один из кодов четный, а второй нечетный, то общий коэффициент деления будет дробным .
Claims (1)
- Формула изобретенияУправляемой делитель частоты, содержащий счетчик импульсов, тактовый вход которого через первый инвертор соединен с С-входами первого и второго триггеров, а через формирователь импульсов - с входной шиной и с пёр5 выми входами первых элементов И-НЕ и ИЛИ, выходы которых соединены соответственно с первым и вторым входами второго элемента И-НЕ, выход ко- , торого соединен с выходной шиной и с входами первого и второго триггеров, третий вход - с выходом второго элемента ИЛИ, первый вход которого соединен с инверсным выходом первого |, триггера, прямой выход которого соединен с вторым входом первого элемента И-НЕ, R-вход - с выходом третьего элемента ИЛИ, S-вход - с R-входом второго триггера, инверсный выход ко- I торого подключен к вторым входам первого и второго элементов ИЛИ, и с выходом первого элемента И, первый вход которого соединен с первым входом второго элемента И, выход которо- > го подключен к входу предварительной установки счетчика импульсов и с шиной начальной установки, второй вход - с выходом четвертого элемента ИЛИ, первый вход которого соединен 2 через второй инвертор с первым входом третьего элемента ИЛИ, Второй вход которого соединен с выходом Заем- . счетчика импульсов и с вторыми входами четвертого элемента ИЛИ и второго элемента И, и первую кодовую шину, отличающийся тем, что, с целью расширения функциональных воз0 можностей за счет обеспечения возможности регулирования длительности выходных импульсов, в него введены мультиплексор, вторая кодовая шина и элемент ИСКЛЮЧАЮЩЕЕ- ИЛИ, выход кото5 рого соединен с входом второго инвертора, первый вход - с входной шиной, а второй вход - с выходной шиной и с управляющим входом мультиплексора, выходы которого соединены информаци0 онными входами счетчика импульсов, первая и вторая группа входов - соответственно с первой и второй кодовыми шинами, при этом R-вход первого триггера соединен с S-входом второго !5 . триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874273737A SU1457160A1 (ru) | 1987-06-30 | 1987-06-30 | Управл емый делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874273737A SU1457160A1 (ru) | 1987-06-30 | 1987-06-30 | Управл емый делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1457160A1 true SU1457160A1 (ru) | 1989-02-07 |
Family
ID=21315353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874273737A SU1457160A1 (ru) | 1987-06-30 | 1987-06-30 | Управл емый делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1457160A1 (ru) |
-
1987
- 1987-06-30 SU SU874273737A patent/SU1457160A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1241468, кл. Н 03 К 23/66, 06.12.84. Авторское свидетельство СССР № 1277389, кл, Н 03 К 23/66, 01.08.85, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4412342A (en) | Clock synchronization system | |
US4023110A (en) | Pulse comparison system | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1277389A1 (ru) | Управл емый делитель частоты | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
SU884152A1 (ru) | Делитель частоты следовани импульсов | |
SU894862A1 (ru) | Формирователь многофазного сигнала | |
SU1157675A1 (ru) | Устройство дл определени разности частот следовани двух серий импульсов | |
SU1158968A1 (ru) | Устройство дл коррекции сигналов времени | |
SU1280695A1 (ru) | Устройство дл задержки импульсов | |
SU1226661A1 (ru) | Счетчик в коде "2 из @ | |
RU2024926C1 (ru) | Устройство для контроля временных рассогласований импульсных последовательностей | |
SU375651A1 (ru) | Частотно-импульсное множительно- делительное устройство-^ | |
SU864538A1 (ru) | Устройство допускового контрол | |
SU1078533A1 (ru) | Логическое реле скольжени генератора | |
SU1672411A1 (ru) | Измеритель временных интервалов | |
SU1226619A1 (ru) | Формирователь последовательности импульсов | |
SU1175020A1 (ru) | Устройство регулируемой задержки | |
SU1274126A1 (ru) | Управл емый генератор импульсных последовательностей | |
SU553749A1 (ru) | Пересчетное устройство | |
SU1287262A1 (ru) | Формирователь импульсов | |
SU1734226A1 (ru) | Устройство синхронизации М-последовательности | |
SU1387182A1 (ru) | Программируемый многоканальный таймер | |
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 |