SU1672411A1 - Измеритель временных интервалов - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может использоватьс  в аналого-цифровых преобразовател х информации. Цель изобретени  - повышение точности и достоверности измерени  временных интервалов и периода частотно-модулированных последовательностей импульсов. Устройство содержит вход 1, пороговый блок 2, RS-триггер 3, элемент И 5, генератор 4 импульсов, счетчик 6 импульсов, элемент ИЛИ 7, регистр 8, триггер 9. За счет введени  новых элементов и блоков, элемента И-ИЛИ 10, блока совпадени  11, блока 12 управлени , формировател  13 импульсов, делител  14 частоты на два и образовани  новых св зей цель изобретени  достигаетс  в результате исключени  потери информации при совпадении границ измер емых временных интервалов с импульсами последовательности тактовых импульсов. 4 з.п. ф-лы, 3 ил.

Description

/с

(Л

о

vj hO

Изобретение относитс  к измерительной технике и может быть использовано в аналого-цифровых преобразовател х информации .

Цель изобретени  - повышение точности и достоверности измерени  случайных временных интервалов.

На фиг. 1 приведена функциональна  схема измерител  временных интервалов; на фиг. 2 - схема устройства управлени  совместно с генератором счетных импульсов и делителем частоты; на фиг. 3 - времен- ные диаграммы работы устройства измерител  временных интервалов.

Устройство содержит вход 1 устройства, пороговый блок 2, служащий дл  формировани  старт-импульсов из переднего или заднего фронтов входного сигнала, RS-триггер З, генератор 4 счетных импульсов , элемент И 5, счетчик 6 импульсов, первый элемент ИЛИ 7, буферный регистр 8, первый D-триггер 9, элемент И-ИЛИ 10, блок 11 совпадени , устройство 12 управлени , формирователь 13 импульсов, делитель 14 частоты, шину 15, выходы 16 буферного регистра 8, причем вход 1 устройства последовательно соединен с пороговым блоком 2, RS-триггером З, генератор 4 импульсов соединен с вторым входом первого элемента И 5, первым входом которого  вл етс  выход RS-триггера З, выход элемента И 5  вл етс  входом синхронизации счетчика б импульсов , первый выход которого  вл етс  первым входом второго элемента ИЛИ 7. выход которого  вл етс  первым входом регистра 8, первый выход счетчика 6 соединен с син- хровходом триггера 9, информационный вход которого соединен с шиной логического О, а инверсный выход  вл етс  первым входом элемента И-ИЛИ 10, выход которого  вл етс  входом сброса первого триггера 3, первый вход блока 11 совпадени  соединен с входом устройства, с входом порогового блока, второй вход блока 11 совпадени   вл етс  первым выходом устройства 12 управлени , третий вход блока 11 совпадени  соединен с входом сброса счетчика 6 импульсов , входом установки триггера 9 и  вл етс  вторым выходом устройства 12 управлени , выход блока 11 совпадени   вл етс  вторым входом элемента ИЛИ 7 и входом формировател  13 импульсов, выход которого  вл етс  третьим входом элемента И-ИЛИ 10, второй вход которого  вл етс  четвертым выходом устройства 12 управлени , выход генератора 4 соединен с входом делител  14 частоты на два, выходы которого соединены с соответствующими входами устройства.12 управлени , п тый выход которого подключен к шине 15 измерител , а

выходы регистра 8  вл ютс  выходами 16 устройства.

Блок 11 совпадени  состоит из инвертора 17. второго 18 и третьего 19 D-триггеров

и элемента ИЛИ 20, служит дл  формировани  импульсов переменной длительности при совпадении переднего или заднего фронта входного сигнала с так называемой зоной неопределенности.

0Генератор 4 счетных импульсов содержит задающий, генератор 21, делитель 22 частоты на два, схему 23 совпадени .

Устройство 12 управлени  содержит элемент ИЛИ-НЕ 24. элемент И-НЕ 25, де5 шифратор 26, элемент И 27 и D-триггер 28. Устройство работает следующим образом .

В исходном состо нии при отсутствии сигналов на входе 1 устройства RS-триггер

0 3, счетчик 6, второй 18 и третий 19 D-тригге- ры наход тс  в нулевом состо нии, а первый D-триггер 9 - в единичном состо нии. Уровень логического О на выходе RS-триг- гера 3 запрещает прохождение счетных им5 пульсов (фиг. Зв) через элемент И 5 на счетный вход счетчика 6. Уровень логического О на выходе первого D-триггера 9 запрещает прохождение импульсов (фиг. Зм) через элемент И-ИЛИ 10 на вход установки

0 нулевого состо ни  RS-триггера З. Уровни логического О на выходах второго 18 и третьего 19 D-триггеров обеспечивают непосредственную передачу информации с первого выхода счетчика 6 через первый

5 элемент ИЛИ 7 на первый вход буферного регистра 8, котора  переписываетс  на его выходы 16 каждым импульсом с третьего выхода устройства 12 управлени .

С приходом фронта входного сигнала в

0 интервале между импульсами зоны неопределенности (например, передний фронт импульса на фиг. Зс) устройство работает как обычный измеритель интервалов времени , реализующий метод последовательного

5 счета счетных импульсов в течение интервала , ограниченного старт- и стоп-импульса- ми. При этом с каждым фронтом входного сигнала пороговый блок 2 формирует импульс , переключающий RS-триггер З в еди0 ничное состо ние. Уровень логической 1 на его выходе разрешает прохождение импульсов генератора 4 счетных импульсов через элемент И 5 на счетный вход счетчика. Первый же импульс, по вившийс  на пер5 вом выходе (младшего разр да) счетчика 6, переключает первый D-триггер 9. Уровень логической 1, по вившийс  на его выходе, разрешает прохождение основных импульсов сброса (фиг. Зм) с четвертого выхода устройства 12 управлени  через элемент ИИЛИ 10 на вход установки нулевого состо ни  RS-триггера З. Первый же импульс (фиг. Зм), поступивший на вход установки нулевого состо ни  RS-триггера З, устанавливает его в О, что приводит к запиранию элемен- та И 5 и прекращению поступлени  счетных импульсов на счетный вход счетчика 6, после чего импульсы (фиг. Зп) переписывают информацию с выходов счетчика 6 в буферный регистр 8, а импульсы (фиг. Зр)с второго выхода устройства 12 управлени  сбрасывают в О счетчик 6 и устанавливают в единичное состо ние первый D-триггер 9. Блок 11 совпадени  при этом не работает, так как на D-входах второго 18 и третьего 19 D-тригге- ров в момент прихода фронта входного сигнала поддерживаетс  уровень логического О, снимаемый с первого выхода устройства 12 управлени , поэтому на выходе второго элемента ИЛИ 20 установлено напр жение логического О, не вли ющее на передачу значени  младшего разр да на первом выходе счетчика б через первый элемент ИЛИ к первому входу буферного регистра 8, и, кроме того, формирователь импульсов 13 не формирует дополнительных импульсов сброса. При каждом по влении фронта входного сигнала в интервале между импульсами зоны неопределенно- сти(фиг. Зн)описанна  процедура повтор - етс .

С приходом положительного или отрицательного фронта входного сигнала в некоторый момент времени, совпадающий с импульсом зоны неопределенности (фиг. Зн), например, задний фронт импульса на фиг. Зс, нар ду со срабатыванием порогового блока 2 и RS-триггера З переключаетс  либо второй D-триггер 18. либо третий D- триггер 19. Уровень логической 1, по вив- шийс  на одном из входов второго элемента ИЛИ 20, передаетс  на его выход (фиг. Зт), откуда поступает на второй вход первого элемента ИЛИ 7 и на вход формировател  13 импульсов и поддерживаетс  до тех пор, пока по вившийс  на третьем выходе устройства 12 управлени  импульс (фиг. Зп) не перепишет логическую 1 с выхода первого элемента ИЛИ 7 в младший разр д буферного регистра 8, после чего импульс (фиг. Зр) установит счетчик 6 и второй 18 и третий 19 D-триггеры в нулевое состо ние, а формиро- ватель 13 импульсов сформирует короткий дополнительный импульс сброса (фиг. Зф) по спаду импульса на его входе, который передастс  через элемент И-ИЛИ 10 на вход установки нулевого состо ни  RS- триггера 3.

Таким образом, если фронт входного сигнала попадает в интервал времени, ограниченный зоной неопределенности (фиг Зн), то обеспечиваетс  запись логической 1 в младший разр д буферного регистра 8 независимо от состо ни  младшего разр да на первом выходе счетчика 6.

При по влении фронта входного сигнала одновременно с границей зоны неопределенности (фиг. Зн), либо в интервале между передней границей зоны неопределенности и основным импульсом сброса, на четвертом выходе устройства 12 управлени  (фиг. Зм) возможно по вление сдвоенных импульсов сброса, основного и дополнительного (показано пунктиром на фиг. Зф). Однако это не приводит к искажению информации на выходе буферного регистра 8, так как при этом происходит дублирование информации на его входе, т.е. счетчик б просчитывает только один счетный импульс (фиг. Зв), формиру  на первом входе первого элемента ИЛИ 7 логическую 1, а на втором входе первого элемента ИЛИ 7 тоже формируетс  логическа  1 в результате срабатывани  блока 11 совпадени .

Информаци  о сдвиге фронтов импульсов входного сигнала относительно положе- ни  тактовой последовательности импульсов, представленна  в виде кода на выходах 16 буферного регистра 8, сохран етс  неизменной в интервале между импульсами (фиг. Зп). В течение этого времени информаци  может быть использована дл  дальнейшей обработки или индикации. Синхронизаци  устройств - потребителей этой информации осуществл етс  тактовыми импульсами (фиг. Зп), снимаемыми с шины 15.

Таким образом, введение в измеритель временных интервалов блока совпадени , формировател  импульсов, элемента И- ИЛИ. делител  частоты и устройства управлени  позвол ет повысить точность измерени  случайных временных интервалов и периода частотно-модулированных последовательностей импульсов за счет исключени  потери информации при совпадении границ измер емых временных интервалов с импульсами последовательности тактовых импульсов. Величина остаточной ошибки измерени  случайных временных интервалов определ етс  разр дностью используемого кода и не превышает одной единицы младшего разр да. При увеличении разр дности кода эта ошибка может быть сделана достаточно малой.

Claims (4)

1. Измеритель временных интервалов, содержащий последовательно соединенные пороговый блок. RS-триггер, элемент И, счетчик импульсов, буферный регистр, входы которого от второго до п-го соединены с

выходами счетчика от второго до п-го, первый D-триггер. первый элемент ИЛИ и генератор счетных импульсов, выходом соединенный с вторым входом элемента И, отличающийс  тем, что, с целью повышени  точности и достоверности измерени  временных интервалов, в него введены блок совпадени , формирователь импульсов, элемент И-ИЛИ, делитель частоты и устройство управлени , причем, вход порогового блока соединен с первым входом блока совпадени , второй вход которого соединен с первым выходом устройства управлени , второй выход которого подключен к третьему входу блока совпадени , входу Сброс счетчика импульсов, входу установки единичного состо ни  первого D- триггера, D-вход которого соединен с шиной логического нул , а инверсный выход соединен с первым входом элемента И- ИЛИ, второй вход которого соединен с четвертым выходом устройства управпени , третьим выходом подключенного к входу синхронизации буферного регистра, первый вход которого подключен к первому выходу счетчика импульсов и к входу синхронизации первого D-триггера через первый элемент ИЛИ, вторым входом соединенного с входом формировател  импульсов и с выходом блока совпадени , вход установки нулевого состо ни  RS-триггера подключен к выходу элемента И-ИЛИ, а выход генератора счетных импульсов подключен к входу делител  частоты, выходами соединенного с входами устройства управлени 

2. Измеритель по п. 1,отличающийс  тем, что блок совпадени  содержит инвертор , второй и третий D-триггеры, второй элемент ИЛИ, причем первый вход блока совпадени  соединен с синхровходом второго D-триггера и с входом инвертора, выход которого  вл етс  синхровходом третьего D-триггера, второй вход блока совпадени  соединен с информационными входами второго и третьего D-триггеров соответственно , входы сброса которых объединены и  вл ютс  третьим входом блока совпадени , а выходы второго и третьего D-триггеров  вл ютс  соответственно первым и вторым входами второго элемента ИЛИ, выход которого  вл етс  выходом блока совпадени .

3.Измеритель по п 1, о т л и ч а - ю щ и и с   тем, что генератор счетных

импульсов содержит задающий генератор импульсов, делитель частоты на два и схему совпадени , причем выход задающего генератора импульсов соединен с входом дели- тел  частоты на два и первым входом схемы совпадени  и вторым входом подключенной к выходу делител  частоты на два

4.Измеритель по п. I, о т л и ч а - ю щ и и с   тем,что блок управлени  содержит элемент ИЛИ-НЕ, элемент И-НЕ, дешифратор Три на восемь со стробиро- ванием, элемент И и D-триггер, причем первые входы дешифратора и элемент И

соединены со входом делител  частоты на два генератора счетных импульсов, выходом подключенного к вторым входам дешифратора и элемента И, третьи выходы которых подключены к выходу младшего

разр да делител  частоты, выходы старших разр дов которого подключены параллельно к входам элемента И-НЕ и к входам элемента ИЛИ-НЕ, выходов соединенного с входом стробировами  дешифратора, второй выход которого соединен с входом установки единичного состо ни  D-триггера. входом синхронизации соединенного с выходом элемента И, и информационным входом подключенного к выходу элемента

И-НЕ, причем инверсный выход D-триггера. п тый, второй и шестой выходы дешифратора  вл ютс  соответственно вторым, третьим и четвертым выходами устройства управлени .

МЛЛЩЩШ1Ш1ШШЛШШЛЛЛЛЛШиШШ1ЛЛЛШШПШ

ТЛ 1|11ЛЛЛЛГ1Г1

JUl iijUULJULJUUl