SU900458A1 - Регистр - Google Patents
Регистр Download PDFInfo
- Publication number
- SU900458A1 SU900458A1 SU802905144A SU2905144A SU900458A1 SU 900458 A1 SU900458 A1 SU 900458A1 SU 802905144 A SU802905144 A SU 802905144A SU 2905144 A SU2905144 A SU 2905144A SU 900458 A1 SU900458 A1 SU 900458A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- block
- trigger
- register
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к импульсной технике и может быть использовано при построении .кольцевых счетчиков .
Известен регистр, содержащий элементы пам ти, входы которых через логические элементы соединены с входами установки регистра tl.
Недостатком этого регистра вл етс относительно больша сложность и сравнительно низкое быстродействие.
Известен также регистр, содержащий блок элементов пам ти, дешифратор , элемент совпадени и триггер, тактовый вход которого соединен-с первым входом элемента совпадени , входом синхронизации блока элементов пам ти и шиной синхронизации, выходы блока элементов пам ти соедине8ы с входами дешифратора, пр мой выход которого соединен с информационным входом триггера 2.
Недостатком этого устройства вл етс ограниченность его функциональных возможностей.
Це.пью изобретени вл етс расти- рение функциональных возможностей регистра.
Поставленна цель достигаетс тем, что в регистре, содержащем блок элементов пам ти, дешифратор, эле10 мент совпадени и триггер, тактовый вход которого соединен с первым входом элемента совпадени , входом синхронизации блока элементов пам ти и ашной синхронизации, выходы блока
15 элементов пам ти соединены с входами дешифратора, пр мой выход которого соединен с информационным входом триггера, второй вход и выход элемента совпадени соединены соответЖ ственно с инверсным выходом дешифратора и входом установки триггера, выход которого соединен с входом установки блока элементов пам ти.
3900
На чертеже показана структурна схема регистра.
Регистр содержит блок 1 элементов пам ти, депшфратор 2, элемент 3 совпадени и триггер 4, тактовый вход которого соединен с первым входом элемента 3 совпадени , входом синхронизации блока 1 элементов пам ти и шиной 5 синхронизации, выходы блока элементов пам ти соединены с входами дешифратора 2, пр мой ВЫХОД которого соединен с информационным входом триггера 4, второй вход и выход, элемента 3 совпадени соединены соответственно с инверсным выходом дешифратора 2 и входом установки триггера 4, выход которого соединен с входом установки блока } элементов пам ти.
Регистр работает следующим образом .
Сигнал разрешени проведени установки с выхода дешифратора 2, формируемый по заднему фронту синхросигнала , запрещает прохождение синхросигнала через элемент 3 совпадени на вход установки триггера 4 и задерживаетс последним на один период импульсов опорной частоты, подаваемьг на шину 5. По окончании сигнала разрешени с выхода дешифратора 2 на срход элемента 3 совпадени вновь подаютс сигналы установки триггера 4. Первым сигналом осуществл етс установка триггера 4 в нулевое состо ние и тем самым укорачиваетс импульс, подаваемый с триггера 4 на блок элементов пам ти, который производит
установку блока элементов пам ти во врем пауз между синхросигналами, что позвол ет исключить потери синхросигналов .
Данное устройство обеспечивает расширение возможностей его эксплуатации с элементами, срабатывающими по различным входным сигналам.
Claims (2)
1.Персивал Грей. Функциональные логические интегральнь1е схемы. Электроника , 1972, № 6.
2.Morris R.L. and Miller I.R. Designing with TTL . Integrated circuit Texas Instruments Incorporated, 1974
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802905144A SU900458A1 (ru) | 1980-04-07 | 1980-04-07 | Регистр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802905144A SU900458A1 (ru) | 1980-04-07 | 1980-04-07 | Регистр |
Publications (1)
Publication Number | Publication Date |
---|---|
SU900458A1 true SU900458A1 (ru) | 1982-01-23 |
Family
ID=20887607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802905144A SU900458A1 (ru) | 1980-04-07 | 1980-04-07 | Регистр |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU900458A1 (ru) |
-
1980
- 1980-04-07 SU SU802905144A patent/SU900458A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU900458A1 (ru) | Регистр | |
SU1394416A1 (ru) | Формирователь импульсов | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU1274127A1 (ru) | Генератор импульсов | |
SU1163466A1 (ru) | Формирователь импульсов | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU1083349A1 (ru) | Формирователь импульсов | |
SU1737738A1 (ru) | Селектор информационного сигнала | |
KR930006657B1 (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 | |
SU1089597A2 (ru) | Формирователь сигналов синхронизации дл устройства считывани информации | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU1693722A1 (ru) | Формирователь кодов | |
SU764124A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1531214A1 (ru) | Функциональный счетчик | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU1436088A1 (ru) | Программное устройство управлени источника сейсмических сигналов | |
SU1672411A1 (ru) | Измеритель временных интервалов | |
SU1140234A2 (ru) | Генератор последовательности импульсов | |
SU764112A1 (ru) | Устройство тактовой синхронизации | |
SU741436A1 (ru) | Устройство подавлени помех | |
SU911713A1 (ru) | Устройство фиксации середины видеоимпульса | |
SU711673A1 (ru) | Селектор импульсной последовательности | |
SU1522404A1 (ru) | Преобразователь переменного напр жени в код | |
SU1406747A2 (ru) | Формирователь импульсов | |
SU1275744A1 (ru) | Преобразователь бипол рного сигнала в однопол рный |