SU764112A1 - Устройство тактовой синхронизации - Google Patents

Description

Изобретение отоситс  к импульсной технике и может быть использовано в цифровых вычислительных машинах, цифровых измерительных приборах и в цифровых преобразовател х.

Известны устройства синхронизации, содержащее триггеры, элементы совпадени  и инверторы 1.

Недостаток известных устройств - низка  точность измерени ..

Из известных устройств наиболее близким по технической сущности к предложенному  вл етс  устройство тактовой синхронизации, содержащее запоминающий и управл ющий триггеры , два злемента И-НЕ, инвертор и логический формирователь импульсов 2.

Недостатками известного устройства тактовой сиихронизации  вл ютс  низкое быстродействие и низка  точность синхронизации.

Цель изобретени  - повышение; быстродействи  и точности синхронизации устройства.

Поставленна  цель достигаетс  тем, что в устройство синхронизации, содержащее последовательно соединенные запоминающий и управл ющий трштеры и первый элемент И-НЕ,

последовательно соединенные инвертор и второй элемент И-НЕ, второй вход которого подключен к инверсному выходу запоминающего триггера , а выход второго элемента И-НЕ соединен с нулевым входом управл ющего триггера, а также логический формирователь импульсов, тактовый вход которого соединен со вторым входом первого элемента И-НЕ и с щиной тактовых импульсов введены два дополнительных триггера, два дополнительных элемента И-НЕ

Claims (2)

10 и элемент И, первый вход которого соединен с инверсным выходом управл ющего триггера, второй вход элемента И соединен с выходом первого дополнительного элемента И-НЕ и с первым входом второго дополнительного эле15 мента И-НЕ, первый вход первого дополнительного элемента И-НЕ подключен к тактовому входу логического формировател , а второй И третий входы первого дополнительного элемента И-НЕ соединены с пр мыми выхода20 ми первого и второго дополнительных триггеров , при этом нулевые входы дополнительных триггеров соединены с выходом логического формировател  импульсов, инверсные вы376 ХОДЫ первого и второго ;юпот1ительных триггеров соедт ены с информаодонными входами второго и первого дополнительных триггеров соответственно, синхровходы первого и второfO rt6nbJtHHte7ibHbtx тригге ров подключены к шине управл ющих импульсов и к тине тактовых нмЛульсов соответственно, выход элемента И соединен с нулевым входом запоминающего триггера, второй вход второго дополнительного элемента И-НЕ соединен с выходом первого элемента И-НЕ, а вход инвертора подключен к шине тактовых импульсов. . На фиг. 1 приведена структурна  схема устройства тактовой синхронизации; на фиг. 2 эпюры напр жений, иллюстрирующие формирование выходных импульсов. Устройство тактовой синхронизации содержит запоминающий триггер 1, управл ющий триггер 2, дoпoJffiитeльныe триггеры 3 и 4, логический формирователь 5 импульсов, элементы И-Н 6-9, инвертор 10, элемент И 11, щину 12 упра л ющих импульсов и шину 13 тактовых импул сов, тактовый вход запоминающего триггера по соединен к щине управл ющих импульсов, а синхррвход управл ющего триггера подсоедииен к шине тактовых импульсов. Устройство тактовой синхронизации работает следующим образом.. В исходном положении все триггеры устройства наход тс  в нулевом состо нии. На шине 1 i уп||11Й ШЩйх ймпуль:сОв присутствует низкий потенциал. Элементы И-НЕ 7 и 8 закрыты (на их выходах поддерживае:тс  высокий потенциал ), а элемент И-НЕ открыт (на.его выходе поддерживаетс  низкий потенциал). На выходе логического элемента И 11 присутствует высокий потенциал. Присутствие тактовых импульсов на шине 13 (фиг. 2, а) измен ет лишь состо ние триггера 4. / При по влении управл ющего сигнала (положительный импульс - фиг. 2, 6) перепадом от низкого потенциала к высокому триггер 1 переходит в единичное состо ние (фиг. 2, в). Триггер 3 не измен ет своего состо ни , так как на синхровход триггера 4 раньше поступил тактовый импульс и триггер 4 перешел в единичное состо ние (фиг. 2, г). Потенцй1ап, соответствующий логическому О, с инверсного выхода триггера 4 поступает на информационный вход триггера 3, и приход управл ющего импульса на информационный вход последнего подтверждает его нулевое состо ние. По вленйТ тактового импульса вызывает переключение инвертора 10. С установкой триггера 1 в единичное Состо ние на инверсном выходе последнего устанавливаетс  низкий потенциал, что Тп|5йвЪД1т по влению на выходе элемента И-НЕ 6 BbicoKoroi потенциала (фиг. 2, д). Триггер 2 йе удерживаетс  принудительно в нулевом состо нии низким ютсн Ц1алом. Высо кий потенциал с пр мого выхода триггера 1 подаетс  на информаниоиньгй вход триггера 2. С прихбдом следующего ближайшего тактового импульса насинхронход триггера 2 гкхледний переходит в единичное состо ние (фиг. 2, е). На пр мом выходе триггера 2 по вл етс  высокий потенциал, открывающий элемент И-НЕ,7 по первому входу. На выходе последнего по вл етс  отрицательный импульс (фиг. 2, ж), так как на втором входе элемента И-НЕ 7 присутствует положительный тактовый импульс. Низкий потенциал с выхода элемента И-НЕ 7 поступает на вход элемента И-НЕ 9 и на выходе последнего по вл етс  положительный импульс (фиг. 2, з), по длительности и моменту совпадающий с тактовым импульсом. С установкой триггера 2 в единичное состо ние низкий потенциал с его инверсного выхода поступает на вход элемента И 11 и на выходе последнего формируетс  отрицательный имПульс, по длительности и моменту совпадающий с тактовым импульсом (фиг. 2, и), который поступает на инверсный выход устройства и на нулевой вход триггера 1, устанавлива  его в нулевое состо ние. Потенциал на его. нулевом выходе становитс  высоким. По окончании тактового импульса потенциал на выходе инвертора 10 также становитс  высоким, что, в свою очередь, приводит к по влению низкого потенциала на выходе элемента И-НЕ 6, которым триггер 2 устанавливаетс  в нулевое состо ние. Таким образом, устройство тактовой сийхронизации возвращаетс  в исходное положение. В моменты времени, когда управл ющий и тактовый импульсы не совпадают во времени по переднему фронту (на фиг. 2-мрменты времени ti, ta) устройство тактовой синхронизации работает аналогичным образом. fticcMOTpMM работу ; устройства; при совпадении по переднему фронту управл ющих и тактовых импульсов (на фиг. 2 - момент времени tj). В этом случае при одновременном поступлении на синхровходы триггеров 3 и 4 управл ющих и тактовь1Х импульсов последние переход т в единичные состо ни , так как на их информационных входах до этого момента присутствовал потенциал, соответствующий логической 1 (фиг. 2, г, к). Триггер I управ .л ющим импульсом также переводитс  в единичное состо ние. Теперь на всех входах элемента И-НЕ 8 имеютс  высокие потенциалы, что вызыва ет его переключение, т.е. на выходе элемента И-НЕ 8 устанавливаетс  низкий потенциал (фиг. 2, л.). Отрицательнь1Й. импульс с выхода элемента И-НЕ 8 поступает на входы элемента И 11 и элемента .И-НЕ 9. На элемента И 1Г формируетс  также отрицатель576 ный импульс, который гкктупает на нулевой вход фиггера 1, возвраща  его тем самым в нулевое состо ние, а с поступлением отрицатель ного импульса на вход элемента И-НЕ 9 на вы ходе последнего формируетс  положительный импульс, синхронный с импульсом тактовой частоты, длительностью, равной длительности импульса тактовой частоты. По заднему фронту этого же тактового импульса на выходе формировател  формируетс  короткий отрицательный импульс (фиг. 2, м), которым триггеры 3 и 4 устанавливаютс  в нулевое состо ние . Таким образом, устройство тактовой синхронизации возвращаетс  в исходное положение Соедине1 ие пр мого выхода запоми11ающего триггера с информационным входом управл ющего триггера, синхровход которого подключен к щине тактовых импульсов, и соединение инверсного выхода управл ющего триггера с од ним из входов элемента И, в ыход которого со единен с нулевым входом запоминающего триггера , позволило повысить быстродейстиве устройства . Так, в прототипе импульс на выходе по вл етс  через врем  At + Т после поступлени  управл ющего импульса, где Т - период следовани  тактовых импуль сов; At - врем  от момента поступлени  управл ющего импульса до момента поступлени , ближайшего тактового импульса (см. фиг. 4, а). Таким образом, в известном устройстве тактовой синхронизации задержка составл ет ut-hT. . В предлагаемом устройстве быстродействие повысилось в , раза. В этом случае р- uttT ,Т-УТ 1 - ргп . т - т.е.-быстродействие повысилось в 2 раза. Введение двух допО11Нительных триггеров, ло гического элемента И и двух логических элементов И-НЕ позволило повысить точность синхронизации , так как при совпадении во времени передних фронтов управл ющих и тактовых импульсов на выходе устройства сразу же формируетс  выходной импульс, синхронный с импульсом тактовой частоты. Формула изобретени  Устройство тактовой синхронизации, содержащее последовательно соединенные запоминающий и управл ющий триггеры и первый эле мент И-НЕ, последовате;1ьно соединенные инвер тор и второй элемент И-НЕ, второй вход которого подключен к инверсному выходу запоминающего триггера, а выход второго элемента И-НЕ соединен с нулевым входом угфавл ющего триггера, а также логический формирователь импульсов, так:товый вход которого соединен с вторым входом первого элемента И-НЕ и с щиной тактовых импульсов, отличающеес  тем, что, с целью-повышени  быстродействи  и точности синхронизации, в него введены два дополнительных триггера, два дополнительных элемента И-НЕ и элемент И, первый вход которого соединен с инве|хным выходом управл ющего триггера, второй вход элемента И соединен с выходом первого дополнительного элемента И-НЕ и с первЕ 1м рходом второго дополнительного элемента И-НЕ, первьш вход первого дополнительного элемента И-НЕ подключен к тактовому входу логического формировател , а второй и третий Bxo/ibi первого дополнительного элемента И-НЕ соединены с пр мыми выходами первого и второго дополнительных триггеров, при этом нулевые входы дополнительных триггеров сое;линены с выходом логического формировател  импульсов, инверсные выходы первого ивторого дополнительных триггеров соединены с информационными входами второго и первого дополнительных триггеров соответственно, синхровходы первого и -второго дополнительных триггеров подключены к шине управл ющих импульсов и к щине тактовых импульсов соответственно, выход элемента И соединен с нулевым входом запоминающего триггера, второй вход второго дополнительного элемента И-НЕ соединен с выходом первого элемента И-НЕ, а вход инвертора подключен к щине тактовых импульсов , тактовый вход запоминающего триггера подсоединен к щине управл ющих импульсов, а синхровход управл ющего триггера подсоединен к щине тактовь1Х импульсов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N 478429, кл. Н 03. К 5/13, 1975

2.Авторское свидетельство СССР № 453791, кл. Н. 03 К 5/153, 1974 (прототип).

12 0

/J P-hf