SU1522404A1

SU1522404A1 - Преобразователь переменного напр жени в код

Info

Publication number: SU1522404A1
Application number: SU874336519A
Authority: SU
Inventors: Моисей Пинхусович Грановский; Эльберт Адильгиреевич Тургиев
Original assignee: Азербайджанский Институт Нефти И Химии Им.М.Азизбекова
Priority date: 1987-09-16
Filing date: 1987-09-16
Publication date: 1989-11-15

Abstract

Изобретение относитс к информационно-измерительной технике и может быть использовано в цифровых вольтметрах и регистраторах. Изобретение повышает надежность работы и расшир ет частотный диапазон. Это достигаетс тем, что в преобразователь переменного напр жени в код, содержащий компаратор 2, цифроаналоговый преобразователь 4, формирователь 6 импульсов, триггерный регистр 5, регистр сдвига 10 на D-триггерах, введены два D-триггера 3, 7, RS-триггер 9, элемент И-НЕ 8, счетчик 11, переключатель 12 частотного режима, инвертор 13, а триггерный регистр 5 выполнен на D-триггерах. 1 ил.

Description

S,

О)

Изобретение относитс к информа- ционно-иэмерительной технике и может быть использовано в цифровых вольтметрах и регистраторах.

Цель изобретени - повышение надежности и расширение частотного диапазона .

На чертеже представлена функциональна схема преобразовател .

Устройство содержит входную шину 1 компаратор 2, D-триггер 3, цифроана- логовый преобразователь (ЦАП) 4,триг герный регистр 5 на D-триггерах,формирователь 6 импульсов, D-триггер 7, элемент И-НЕ 8, RS-триггер 9, регистр 10 сдвига на D-триггерах, счетчик 11 импульсов, переключатель 12 частотного режима, инвертор 13 и шину 14 Конец преобразовани .

Устройство работает следующим образом .

Поступанщее измер емое переменное напр жение формируетс формирователем 6 в одно пол рные положительные импульсы с крутыми фронтами, которые поступают на С-вход D-триггера 3, устанавлива его в О по пр мому выходу , который соединен с D-входами D-триггеров триггерного регистра 5. Одновременно эти же импульсы через переключатель 12 и инвертор 13 поступают на С-входы D-триггеров регистра 10. Однопол рные (короткие) положительные импульсы с круглыми фронтами формируютс на выходе фор мировател 6 в моменты перехода через О накопительного полупериода напр жени в отрицательный полупериод , чтобы можно было компенсирующее напр жение заблаговременно подать на компаратор 2, т.е. во врем отрицательного полупериода и до по влени положительного полупериода переменного напр жени , которьш на участке возрастани используетс в качестве развертьшающегос напр жени , сравниваемого компаратором 2 с компенсирующим напр жением от ЦАП 4. В св зи с этим необходима высока чувствительность формирователем 6 по входу, поэтому он содержит усилитель-ограничитель на входе и формирователь короткого импульса на выходе.

Преобразование начинаетс с приходом сигнала Запуск, поступающего н С-вход D-триггера 7, который при это устанавливаетс в

1, деблокиру

5

0

5

0

5

0

5

элемент 8. Ближайший к моменту запуска положительный импульс с формировател 6 преобразуетс элементом 8 в короткий отрицательный импульс, который устанавливает по S-входам D-триггеры регистра 10 в единичное (исходное) состо ние, D-триггер старшего разр да регистра 5 - в .1, а остальные D-триггеры - в О. Одновременно импульс с выхода элемента 8 устанавливает. D- и RS-триггеры 7и9 в состо ние О. При этом D-тригге- ром 7 блокируетс вход элемента 8 и прекращаетс действие импульса на его выходе, т.е. заканчиваетс запуск устройства и начинаетс преобразование .

С выхода ЦАП 4 на компаратор 2 поступает напр жение Оцд. и,,. , где Up - напр жение, соответствующее младшему разр ду; N - разр дность преобразовател , при .котором на выходе компаратора образуетс 1, не воздействующа на D-триггер 3, кото-, рый остаетс в нулевом состо нии. Если амплитуда измер емого (преобразуемого ) напр жени превышает уровень Ицд, то на выходе компаратора вырабатываетс О, по которому D-триггер 3 перейдет в единичное состо ние и запомнит О компаратора 2 на все остальное врем такта. По окончании положительной полуволны входного сигнала на вьгходе инв ертора 13 образуетс положительньй фронт импульса , по которому О с RS-тригге- ра 9 запишетс в D-триггер (N-l)-ro старшего разр да регистра 10, который переключит триггер 9 в состо ние 1.

При этом в сост о ние 1 перейдет также второй (Ы-2)-й В-триггер регистра 5 и с него на С-вход первого (N-l)-ro D-триггера поступит положи- с тельный фронт импульса, которым 1 с выхода D-триггера 3 будет подтверждено единичное состо ние D-триггера старшего разр да регистра 5

Если же амплитуда измер емого напр жени меньше уровн , то крмпаратор 2 вьщаст 1 и D-триггер 3 останетс в о. В момент поступлени положительного фронта импульса на С-вход D-триггера регистра 5 в него будет записан О, т.е. этот Вгтриг- гер сброситс .

С приходом следующего (второго) периода положительньш импульс с формировател 6 установит D-триггер 3 .

оп ть в о, а отрицательный фронт импульса произведет сдвиг О в регистре 10 впраро. На выходе второго D-триггера регистра 10 возникнет О по которому третий (К-З)-й D-триггер регистра 5 перейдет в 1, поступающую на ЦАП 4 и С-вход второго (N-2)-ro D-триггера регистра 5, в который произойдет запись по D-входу состо ни D-триггера 3 во втором периоде (такте), входного сигнала и так до тех пор, пока не будет опрошен D-триггер младшего разр да регистра 5 с помо1дью последнего D-триггера регистра 10, который выдаст сигнал.. Конец преобразовани .

Таким образом, в триггерном регистре 5 по каждому периоду входного сигнала вырабатываетс код его амплитуды в -соответствии с состо ни ми компаратора 2 и триггера 3,

Врем преобразовани tp,. определ етс разр дностью N и периодом следовани Т измер емого напр жени :

tnp N T.

Частотный диапазон преобразовател зависит в основном от быстродействи ключей ЦАП, врем срабатывани которых составл ет 1-2 мкс. Поэтому дп преобразовани напр жени частотой выше 1 МГц устройство содержит счетчик 11, который делит входную частоту импульсов, сформированных формирователем 6 и поступающих на син- хровходы D-триггеров через переключа- тель 12 и инвертор 13. При этом допустима частота преобразуемого напр жени повьш1аетс до 10-16 МГц и определ етс уже быстродействием компарато- .ра 2 и св занного с ним D-Триггера 3. Срабатывание компаратора несколько раз за один такт сдвигающих импульсов не вли ет на параметры преобразовате- .л , такие как точность и быстродействие . Без каких-либо ,изменений преобразователь может измер ть амплитуду импульсов.

Claims

Формула изобретени

Преобразователь переменного напр жени в код, содержащий компаратор, первый Вход которого объединен с инверсным входом формировател импуль- сов и вл етс входной шиной, второй вход соединен с выходами цифроанало- гового преобразовател , входы которого поразр дно соединены с соответст

, ер оста )5

0

0

5

5

0

5

0

5

0

вующими выходами триггеров триггерно- гр регистра и вл ютс выходной шиной , регистр сдвига на D-триггерах, С-входы которых объединены, отличающийс тем, что, с целью, повьшени надежности и расширени частотного диапазона, в него введены два D-триггера, RS-триггер, элемент И-НЕ, счетчик импульсов, переключатель частотного режима, инвертор, а. триггерный регистр вьтолнен на D-триггерах , причем выход инвертора соединен с С-входом первого D-триггера регистра сдвига, а вход - с выходом переключател частотного режима, первые входы которого соединены с соответствующими выходами счетчика импульсов, второй вход переключател частотного режима объединен с входом счетчика импульсов, первым входом элемента И-НЕ, С-входом первого D-триггера и соединен с выходом, формировател импульсов , D-вход первого D-триггера вл етс шиной нулевого потенциала, S-вход соединен с выходом компаратора , R-вход объединен с R-входом второго D-триггера, S-входом первого D-триггера триггерного регистра, R- входами остальных D-Триггеров триг,- герного регистра, S-входами D-триггеров регистра сдвига, инверсным R-входом RS-триггера и соединен с выходом элемента И-НЕ, второй вход которого соединен, с выходом второго D-триггера, С-вход которого вл етс шиной запуска, D-вход - шиной логической единицы, выход RS-триггера соединен с D-входом первого D-триггера регистра сдвига, выход первого D-триггера регистра -сдвига соединен с D-входом второго D-триггера регистра сдвига, инверсным S-входом RS-триггера и S-входом второго D-триггера триггерного регистра, выход каждого i-ro D-триггера регистра сдвига,кроме первого D-триггера, соединен с D-ВХОДОМ (i+l)-ro D-триггера регистра сдвигай S-входом (i+l)-ro D-триггера триггерногорегистра, выход последнего D-триггера регистра сдвига соединен с С-входом последнего D-триггера триггерного регистра и вл етс шиной - Конец преобразовани , выход первого D-триггера соединен с D-входами йсех D-триггеров триггерного регистра, С-вход i-ro D-триггера триггерного регистра соединен с выходом (i+-l)-ro D-триггера триггерного регистра.