KR930006657B1 - 엣지 검출 기능을 갖는 펄스 발생회로 - Google Patents

Abstract

내용 없음.

Description

엣지 검출 기능을 갖는 펄스 발생회로

제1도는 본 발명에 대한 개략적인 블록도면.

제2도는 제1도에 관련한 본 발명의 실시예.

제3도는 제1도 내지는 제2도에 대한 각부 파형도.

본 발명은 펄스 발생회로에 관한 것으로, 특히 입력펄스 신호의 상승 또는 하강 엣지 싯점에서 이에 동기하여 펄스가 발생하도록 지연수단에 의해 실현된 펄스 발생회로에 관한 것이다.

펄스를 사용하는 회로의 응용분야에 따라서는 조건없이 일정한 펄스를 발생하는 펄스 발생기 뿐만 아니라 입력의 조건에 응하여 요망한 펄스를 생성하도록 구비된 회로가 또한 필요에 따라 요구된다. 즉, 입력펄스 신호가 상승엣지 또는 하강엣지의 레벨 천이되는 싯점에서 이를 검출하여, 검출된 싯점에서 펄스가 생성되도록 하는 회로가 종종 필요한데 통상은 상승 또는 하강 엣지에서만 검출가능한 회로가 제공되고 있어 이 두개의 회로가 별개로 사용되는 경우가 있다.

본 발명은 입력되는 펄스의 상승과 하강엣지에서 이에 동기하여 펄스가 발생하도록 하기 위해서 단일의 입력 펄스를 소정시간 만큼 지연시킨뒤에 원래의 신호와 혼합하여 요망한 펄스를 발생시키도록 하는 것이 본 발명으로서 이를 구체적으로 실시한 실시예를 첨부한 도면에 따라서 본 발명의 구성, 작욕 및 효과를 이하 상세히 설명한다.

펄스를 사용하는 시스템 또는 직접 회로 로직 설계에 유용한 본 발명 회로는 제1도에 나타낸 바와 같이 입력되는 단일의 펄스에 대해서 이를 지연시키는 지연수단에 입력됨과 아울러 동시에 상기 입력펄스는 회로 1및 회로2에 공히 공급된다.

이 두회로의 출력은 신호 합성 회로를 거쳐 엣지 검출된 펄스로서 출력된다.

즉, 본 발명의 구성은 입력 펄스(IN)를 받아 소정시간만큼 지연된 펄스를 출력하는 지연수단(1)과, 이 지연수단 출력신호와 입력 펄스신호를 받아 입력신호의 상승엣지를 검출하는 상승셋지 검출회로(2)와, 상기 지연수단의 출력신호가 입력 펄스를 받아 입력신호의 하강엣지를 검출하는 하강엣지 검출회로(3)를 포함하고 이를 검출회로의 각각의 출력을 신호 합성하여 입력신호의 엣지 검출력 펄스를 발생시키는 신호합성수단(4)를 포함하여 연결구성된다.

상기와 같은 구성의 본 발명회로는 더우기 펄스를 필요로 하는 시스템 및 직접 회로 로직 설계에 적합이 이용되는 것으로, 신호 지연수단을 채용하여 입력신호를 지연시킴으로 입력 신호와의 동기 차이를 이용하여 입력신호가 변화할 때마다 일정한 펄스를 발생시키는 회로이다.

제2도는 제1도의 블록도면에 대한 일예로서 구체화한 실시예를 나타낸 것으로 지연수단을 예를 들면 다수의 직렬 연결된 인버터 수단에 의해 실시되었으나 그외의 펄스신호 지연소자 내지는 회로라도 무방하다.

그리고 제3도는 본 발명회로에 관련하여 각 부의 파형도를 도시한 것으로서 제3a도는 입력펄스(IN)의 상승엣지 및 하강엣지가 번갈아 나타내는 펄스를 나타낸 것이다.

언급하였듯이 지연수단(1)을 통과한 입력 펄스를 제3b도와 같이 소정시간 만큼 지연된 펄스로 나타난다. 이때 지연시간은 지연수단에 의해 필요에 따라 설계식 적합히 선택될 수 있다.

그러면, 입력펄스(IN)와 지연된 펄스(N)는 입력펄스의 상승엣지에서 설정된 지연시간 만큼 펄스폭을 갖는 펄스를 상승엣지 검출된 펄스를 출력하도록, NOR게이트만으로 된 논리소자에 의해 상승엣지 검출된 펄스(Y₁)가 제3c도의 펄스폭(PW)은 지연수단에 의해 얻어진 지연시간에 대응한다.

그리고, 입력펄스(IN)와 지연된 펄스(N)는 입력펄스의 하강엣지에서 설정된 지연시간 만큼의 펄스폭을 갖는 하강엣지 검출된 펄스를 출력하도록, 제3도와 같이 NAND게이트와 인버터의 구성 내지는 AND 게이트만으로 구성된 하강엣지 검출된 출력(Y₃)이 제3d도와 같이 출력된다.

그러면, 입력 펄스(IN)에 대하여 상승엣지 검출된 펄스(T1)와 하강엣지 검출된 펄스(Y₃)는 NOR게이트로 구성된 신호 합성회로(4)에 입력되어 제3c도와 같이 입력펄스의 하강, 상승엣지가 모두 검출된 출력이 얻어질 수 있다.

NOR게이트 대신에 OR게이트를 구성하면 입력펄스의 레벨 노출이 순간에서만 펄스가 출력되도록 할 수도 있다.

이와 같이, 본 발명 회로에 따라서, 펄스폭"PW"는 지연수단의 지연정도에 따라 조절 가능하며 또한, 입력신호의 상승 또는 하강엣지의 변화 검출에 따른 펄스 신호를 요하는 장치에 사용될 수 있다.

Claims (2)

1. 입력 펄스의 엣지 검출에 따른 신호펄스 발생회로에 있어서, 입력 펄스(IN)를 받아 소정시간만큼 지연된 펄스를 출력하는 지연수단(1)과, 이 지연수단 출력신호와 입력 펄스신호를 받아 입력신호의 상승엣지를 검출하는 상승엣지 검출회로(2)와, 상기 지연수단의 출력신호가 입력펄스를 받아 입력신호의 하강엣지를 검출하는 하강 엑지 검출회로(3)를 포함하고 이를 검출회로의 각각의 출력을 신호합성하여 입력신호의 엣지 검출력 펄스를 발생시키는 신호합성수단(4)를 포함하여 연결구성됨을 특징으로 하는 엣지 검출기능을 갖는 펄스 발생회로.
2. 제1항에 있어서, 상기한 지연수단(1)은 적어도 하나이상의 직렬 연결된 인버터로 구성되며, 상승엣지 검출회로(2)는 NOR게이트이며, 하강엣지 검출회로(3)는 AND게이트 내지는 NAND게이트와 인버터가 연결된 구성이며, 신호합성수단(4)은 단일의 NOR게이트인 것을 특징으로 하는 엣지 검출 기능을 갖는 펄스 발생회로.

Images