KR920020856A - 동기 클록 발생 회로 - Google Patents

동기 클록 발생 회로 Download PDF

Info

Publication number
KR920020856A
KR920020856A KR1019920005889A KR920005889A KR920020856A KR 920020856 A KR920020856 A KR 920020856A KR 1019920005889 A KR1019920005889 A KR 1019920005889A KR 920005889 A KR920005889 A KR 920005889A KR 920020856 A KR920020856 A KR 920020856A
Authority
KR
South Korea
Prior art keywords
generating
trapezoidal wave
pulse
reference pulse
clock
Prior art date
Application number
KR1019920005889A
Other languages
English (en)
Other versions
KR100221438B1 (ko
Inventor
가즈오 이도
다까시 다까야마
요시유끼 스즈끼
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR920020856A publication Critical patent/KR920020856A/ko
Application granted granted Critical
Publication of KR100221438B1 publication Critical patent/KR100221438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

동기 클록 발생 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 실시예의 동기 클록 발생 회로의 개략적인 구성을 도시하는 블록 회로도.
제2도는 본 발명실시예의 동기 클록 발생 회로의 주요부에서의 타이밍을 도시하는 타이밍 챠트.

Claims (1)

  1. 입력 비디오 신호의 동기 신호에 동기한 동기 클록 신호를 발생하는 동기 클록 발생 회로에 있어서, 입력비디오 신호의 동기 신호의 의한 기준 펄스를 발생시키는 기준 펄스 발생시키는 클록 펄스 발생 수단과, 상기한 기준 펄스에 의거해서 상기한 클록 펄스를 카운트로 하는 카운트 수단과, 상기한 카운트 수단의 카운트 출력에 의거해서 의사 기준 펄스를 발생시키는 의사 기준 펄스 발생 수단과, 상기한 카운트 수단의 카운트 출력에 의한 트리거 펄스를 발생하는 트리거 펄스 발생 수단과, 상기한 트리거 펄스에 의거해서 사다리꼴파를 발생시키는 사다리꼴파 발생 수단과, 상기한 사다리꼴파 발생 수단으로부터의 사다리꼴파와 상기한 기준 펄스와의 위상을 비교하는 제1의 위상 비교 수단과, 상기한 사다리꼴파 발생 수단으로부터의 사다리꼴파와 상기한 의사 기준 펄스와의 위상을 비교하는 제2의 위상 비교수단과, 상기한 제1, 제2의 위상 비교 수단의 출력의 차몫을 검출하여 이 차몫에 의하여 상기한 사다리꼴파 발생 수단의 사다리꼴파의 경사를 제어하는 사다리꼴파 제어 수단을 갖고, 상기한 제1의 위상 비교 수단에서의 위상 비교 결과에 의해서, 상기한 클록 펄스 발생 수단을 제어하여, 이 제어된 클록 펄스 발생 수단의 출력을 상기한 동기 클록 신호로 하는 것을 특징으로 하는 동기 클록 발생 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005889A 1991-04-11 1992-04-09 동기 클록 발생 회로 KR100221438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3163298A JP2995923B2 (ja) 1991-04-11 1991-04-11 同期クロック発生回路
JP91-163298 1991-04-11

Publications (2)

Publication Number Publication Date
KR920020856A true KR920020856A (ko) 1992-11-21
KR100221438B1 KR100221438B1 (ko) 1999-09-15

Family

ID=15771172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005889A KR100221438B1 (ko) 1991-04-11 1992-04-09 동기 클록 발생 회로

Country Status (5)

Country Link
US (1) US5235422A (ko)
EP (1) EP0508767B1 (ko)
JP (1) JP2995923B2 (ko)
KR (1) KR100221438B1 (ko)
DE (1) DE69215945T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260407B2 (ja) * 1992-01-16 2002-02-25 エヌイーシー三菱電機ビジュアルシステムズ株式会社 水平発振制御回路
EP0674436B1 (de) * 1994-03-23 1999-09-08 Philips Patentverwaltung GmbH Schaltungsanordnung zum Demodulieren eines Videosignals
US5450136A (en) * 1994-05-13 1995-09-12 The United States Of America As Represented By The Secretary Of The Navy Decoder circuit for generating a system clock signal phase locked to a range tone signal
US5703656A (en) * 1995-12-12 1997-12-30 Trw Inc. Digital phase error detector for locking to color subcarrier of video signals
KR100215889B1 (ko) * 1997-05-06 1999-08-16 구본준 클럭 동기 회로
WO1999000900A1 (en) 1997-06-27 1999-01-07 Koninklijke Philips Electronics N.V. Generation of a time period
WO2001022412A1 (fr) * 1999-09-20 2001-03-29 Hitachi, Ltd. Appareil d'enregistrement/reproduction d'information
US6954410B2 (en) * 2000-01-20 2005-10-11 Hitachi, Ltd. Information recording and reproducing apparatus for updating the waveform of a laser based on position information
JP3961738B2 (ja) * 2000-03-29 2007-08-22 富士通株式会社 磁気テープ装置
US6731146B1 (en) * 2000-05-09 2004-05-04 Qualcomm Incorporated Method and apparatus for reducing PLL lock time
US7656335B2 (en) * 2005-06-02 2010-02-02 Micronas Gmbh Device for determining a measure for a signal change and a method of phase control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729024A (en) * 1985-03-19 1988-03-01 Canon Kabushiki Kaisha Synchronizing pulse signal generation device
US4745494A (en) * 1985-06-12 1988-05-17 Hitachi Video Eng. Inc. System for correcting time base error of information reproducing apparatus
JPH0789668B2 (ja) * 1985-09-20 1995-09-27 キヤノン株式会社 映像信号再生装置
DE3814447A1 (de) * 1987-04-28 1988-11-17 Canon Kk Geraet zum aufzeichnen und/oder wiedergeben von informationssignalen
JPH01115275A (ja) * 1987-10-29 1989-05-08 Sony Corp 同期回路
JPH02309778A (ja) * 1989-05-24 1990-12-25 Victor Co Of Japan Ltd クロック生成回路
NL8901698A (nl) * 1989-07-04 1991-02-01 Philips Nv Oscillatorschakeling.

Also Published As

Publication number Publication date
DE69215945D1 (de) 1997-01-30
DE69215945T2 (de) 1997-04-03
EP0508767A2 (en) 1992-10-14
JPH04313991A (ja) 1992-11-05
EP0508767A3 (en) 1993-04-21
JP2995923B2 (ja) 1999-12-27
EP0508767B1 (en) 1996-12-18
US5235422A (en) 1993-08-10
KR100221438B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR910017776A (ko) 위상동기회로
KR900003705A (ko) 일부 및 시각의 보정방법
KR970029850A (ko) 반도체 메모리 디바이스
KR920020856A (ko) 동기 클록 발생 회로
KR970023373A (ko) 동기식 반도체 메모리
KR910003638A (ko) 데이터 처리장치
KR970016970A (ko) 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법
KR940016816A (ko) 반도체 집적 회로 장치
KR950029904A (ko) 클럭 신호 발생 방법 및 장치
KR840005645A (ko) 샘플링 펄스 발생장치
KR850003092A (ko) 동기시스템용 위상검파장치
KR920015744A (ko) 전압조절 발진기(vco)를 위한 o-위상 리스타트 보상회로 및 그 방법
KR910020698A (ko) 클럭 추출 회로
SE9501608L (sv) Fördröjningsanpassad klock- och datagenerator
KR890016774A (ko) 위상동기회로
KR950016217A (ko) 클럭 신호 생성 장치
KR950001452A (ko) 모니터 입력신호 제어장치
KR940004960A (ko) 클럭 선택 제어회로
JP2545010B2 (ja) ゲ―ト装置
SU457176A1 (ru) Устройство дл синхронизации импульсов
KR920015717A (ko) 동기회로
KR950030490A (ko) 위상조정회로
JPS5521668A (en) Tone detection system
KR960008333A (ko) 칩테스트용 외부동기회로
KR920003648A (ko) 동기형 클럭발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee