KR960008333A - 칩테스트용 외부동기회로 - Google Patents

칩테스트용 외부동기회로 Download PDF

Info

Publication number
KR960008333A
KR960008333A KR1019940021210A KR19940021210A KR960008333A KR 960008333 A KR960008333 A KR 960008333A KR 1019940021210 A KR1019940021210 A KR 1019940021210A KR 19940021210 A KR19940021210 A KR 19940021210A KR 960008333 A KR960008333 A KR 960008333A
Authority
KR
South Korea
Prior art keywords
signal
unit
reset
latch
clock
Prior art date
Application number
KR1019940021210A
Other languages
English (en)
Other versions
KR960013758B1 (ko
Inventor
심건
이형상
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940021210A priority Critical patent/KR960013758B1/ko
Publication of KR960008333A publication Critical patent/KR960008333A/ko
Application granted granted Critical
Publication of KR960013758B1 publication Critical patent/KR960013758B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 칩테스트용 외부동기회로에 관한 것으로, 클럭신호의 폭을 늘려주기 위한 클럭폭 조절부와, 상기 클럭신호 주기의 2배의 주기를 갖는 클럭신호를 발생시키는 2배 클럭 발생부와, 상기 2배의 주기를 갖는 클럭신호의 위상을 서로 반전시킨 후 소정구간에서 겹치지 않도록 하는 논오버랩핑부와, 상태신호를 발생하는 상태 신호 발생부와, 외부에서 들어오는 리셋신호에 따라 내부 리셋신호를 발생시켜 각 레지스터값을 초기화하는 리셋부와, 상기 리셋부의 리셋신호와 외부에서 인가되는 트러거신호를 놀리곱하여 내부동기를 맞추는 내부동기부를 포함하여 구성되며, 사용자가 원하는 시점에서 외부트리거신호를 로우로 하면, 상태 신호는 4번째 상태신호와 논오버랩핑부의 출력신호가 하이인 시점부터 순차적으로 발생되므로 외부트리거 신호를 로우로 하는 순간 내부 타이밍시점을 알수 있으며, 다시 상기 외부리셋신호를 로우로하면 리셋이 해제되어 정상동작을 하게 된다.

Description

칩테스트용 외부동기회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 칩테스트용 외부동기회로의 구성블럭도.
제3도는 제2도의 상세 회로도.

Claims (3)

  1. 입력되는 클럭신호의 폭을 늘려주기 위한 클럭폭 조절부와, 상기 클럭신호를 2개로 나누고 상기 클럭주기의 2배의 주기를 갖는 클럭신호를 발생시키는 2배 클럭 발생부와, 상기 2배 클럭발생부의 2개의 클럭신호가서로 겹치지 않도록 하는 논오버랩핑부와, 상태신호를 발생하는 상태신호 발생부와, 외부에서 들어 오는 리셋신호에 따라 내부 리셋신호를 발생시켜 각 레지스터값을 초기화하는 리셋부와, 상기 리셋부의 리셋신호와 외부에서 인가되는 트리거 신호를 논리곱하여 내부동기를 맞추는 내부동기부를 포함하여 구성된 것을 특징으로 하는 칩테스트용 외부동기회로.
  2. 제1항에 있어서, 상기리셋부는 4번째 상태신호를 입력으로 하며, 상기 논오버랩핑부의 하나의 출력신호에 의해 인에이블되는 제1래치와, 상기 제1래치의 출력반전신호를 입력으로하며, 상기 논오버랩핑부의 다른 출력신호에 의해 인에이블되는 제2래치와, 상기 제2래치의 출력을 입력으로하며 상기 논오버랩핑부의 출력신호에 의해 인에이블되는 제3래치와, 외부리셋신호의 반전신호를 입력으로 하며 상기 제3래치의 출력과 논오버랩핑부의 다른 출력신호의 논리곱 신호에 의해 인에이블되는 제4래치와, 상기 제4래치의 출력반 전신호를 입력으로 하며 상기 제1래치의 출력신호와 논오버랩핑부의 출력신호의 논리곱 신호에 의해 인에이블되어 그 출력을 상기 동기분리부로 전송하는 제5래치를 포함하여 구성된 것을 특징으로 하는 칩테스트용 외부동기회로.
  3. 제1항에 있어서, 상기 내부동기부는 상기 리셋부의 출력과 외부 트리거신호를 논리곱하여 동기신호를 출력하는 앤드 게이트로 구성된 것을 특징으로 하는 칩테스트용 외부동기회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940021210A 1994-08-26 1994-08-26 칩테스트용 외부동기회로 KR960013758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940021210A KR960013758B1 (ko) 1994-08-26 1994-08-26 칩테스트용 외부동기회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021210A KR960013758B1 (ko) 1994-08-26 1994-08-26 칩테스트용 외부동기회로

Publications (2)

Publication Number Publication Date
KR960008333A true KR960008333A (ko) 1996-03-22
KR960013758B1 KR960013758B1 (ko) 1996-10-10

Family

ID=19391235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021210A KR960013758B1 (ko) 1994-08-26 1994-08-26 칩테스트용 외부동기회로

Country Status (1)

Country Link
KR (1) KR960013758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791823B1 (ko) * 2006-08-02 2008-01-04 주식회사 이노와이어리스 신호 분석기의 동기화 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100339970C (zh) * 2004-11-10 2007-09-26 威盛电子股份有限公司 芯片同步时钟的测试方法及可同步测试时钟功能的芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791823B1 (ko) * 2006-08-02 2008-01-04 주식회사 이노와이어리스 신호 분석기의 동기화 장치 및 방법

Also Published As

Publication number Publication date
KR960013758B1 (ko) 1996-10-10

Similar Documents

Publication Publication Date Title
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR940016816A (ko) 반도체 집적 회로 장치
KR920020856A (ko) 동기 클록 발생 회로
KR960008333A (ko) 칩테스트용 외부동기회로
KR100366137B1 (ko) 내부클럭신호발생방법및장치
KR960005607A (ko) 동기식 래치회로
KR970076843A (ko) 싱크로너스 미러 딜레이 회로
KR920014182A (ko) 동기신호 검출회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
KR960043529A (ko) 러버밴드 논리회로
SU1621154A1 (ru) Устройство синхронизации
JP2545010B2 (ja) ゲ―ト装置
KR100631172B1 (ko) 클럭 사이클 시간 검출 회로
SU1153326A1 (ru) Устройство дл умножени
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR970022649A (ko) 클램프 펄스 생성회로
KR960009398A (ko) 동기식 클럭 발생회로
KR940020679A (ko) 주파수 체배회로
JPS5879329A (ja) クロツク同期回路
KR960014956A (ko) 바운더리 스캔 구조의 테스트 데이터 입력 장치
JPH06100944B2 (ja) クロックド半導体集積回路
JPH0271638A (ja) タイミング信号発生装置
JPH01196931A (ja) 同期検出回路
KR960035250A (ko) Asic의 카운터 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee