KR970013691A - 주파수 변환 샘플링 시스템을 위한 클럭 생성기 - Google Patents

주파수 변환 샘플링 시스템을 위한 클럭 생성기 Download PDF

Info

Publication number
KR970013691A
KR970013691A KR1019950026163A KR19950026163A KR970013691A KR 970013691 A KR970013691 A KR 970013691A KR 1019950026163 A KR1019950026163 A KR 1019950026163A KR 19950026163 A KR19950026163 A KR 19950026163A KR 970013691 A KR970013691 A KR 970013691A
Authority
KR
South Korea
Prior art keywords
output
clock
clock generator
frequency
data
Prior art date
Application number
KR1019950026163A
Other languages
English (en)
Other versions
KR0158660B1 (ko
Inventor
이제석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950026163A priority Critical patent/KR0158660B1/ko
Publication of KR970013691A publication Critical patent/KR970013691A/ko
Application granted granted Critical
Publication of KR0158660B1 publication Critical patent/KR0158660B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

이 발명은 주파수 변환 샘플링 시스템을 위한 클럭 생성기에 관한 것으로서, 주파수 A의 제1 클럭로 데이타를 샘플링하는 제1 기억소자와, 상기 기억소자의 출력을 지연시키는 지연소자와, 상기 제1 기억소자와 지연소자의 출력을 입력으로 하여 배타적 논리합 연산을 하는 배타적 논리합 수단과, 상기 배타적 논리합 수단의 출력을 반전시키는 인버터와, 상기 인버터의 출력과 주파수 B의 제2클럭을 입력으로 하여 부정 논리곱 연산을 하는 부정 논리곱 수단과, 상기 배타적 논리합 수단의 출력과 주파수 B의 제2 클럭을 입력으로 하여 논리합 연산을 하는 논리합 수단과, 상기 부정 논리곱 수단의 출력을 세트 신호로 공급받고, 상기 논리합 수단의 출력을 리세트 신호로 공급받는 제2 기억소자로 구성되어, 주파수가 A인 클럭에 동기하는 데이타를 주파수가 B인 클럭에 동기하도록 실시간으로 주파수 변환 샘플링을 할 수 있는 효과를 가진 주파수 변환 샘플링 시스템을 위한 클럭 생성기에 관한 것이다.

Description

주파수 변환 샘플링 시스템을 위한 클럭 생성기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 주파수 변환 샘플링 시스템을 위한 클럭 생성기의 회로도.

Claims (8)

  1. 주파수 A의 제1 클럭로 데이타를 샘플링하는 제1 기억소자와, 상기 제1 기억소자의 출력을 가지고 데이타의 안정화 여부를 판단하는 데이타의 안정화 구간 판별부와, 상기 데이타의 안정화 구간 판별부의 출력을 반전시키는 인버터와, 상기 데이타의 안정화 구간 판별부와 상기 인버터와 제2 클럭을 입력으로 하여 데이타가 안정화 되지 않은 구간을 피해 세트, 리세트 동작을 함으로써 새로운 클럭을 생성하는 새로운 클럭 생성부로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  2. 제1항에 있어서, 상기한 데이타의 안정화 구간 판별부는, 상기 기억소자의 출력을 지연시키는 지연소자와, 상기 제1 기억소자와 지연소자의 출력을 입력으로 하여 배타적 논리합 연산을 하는 배타적 논리합 수단으로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  3. 제1항에 있어서, 상기한 새로운 클럭 생성부는, 상기 인버터의 출력과 주파수 B의 제2 클럭을 입력으로 하여 부정 논리곱 연산을 하는 부정 논리곱 수단과, 상기 배타적 논리합 수단의 출력과 주파수 B의 제2 클럭을 입력으로 하여 논리합 연산을 하는 논리합 수단과, 상기 부정 논리곱 수단의 출력을 세트 신호로 공급받고, 상기 논리합 수단의 출력을 리세트 신호로 공급받는 제2 기억소자로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  4. 제1항에 있어서, 상기한 제1 기억소자는 D-플립플롭으로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  5. 제2항에 있어서, 상기한 배타적 논리합 수단은 XOR 게이트로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  6. 제3항에 있어서, 상기한 부정 논리곱 수단은 NAND 게이트로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  7. 제3항에 있어서, 상기한 논리합 수단은 OR 게이트로 이루어지는 것을 특징으로 하는 주파수 변환 샘플링 시스템을 위한 클럭 생성기.
  8. 제3항에 있어서, 상기한 제2 기억소자는 세트, 리세트 단자가 있는 D-플립플롭으로 이루어지는 것을 특징으로 하는 주파수 변환샘플링 시스템을 위한 클럭 생성기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026163A 1995-08-23 1995-08-23 주파수 변환 샘플링 시스템을 위한 클럭 생성기 KR0158660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950026163A KR0158660B1 (ko) 1995-08-23 1995-08-23 주파수 변환 샘플링 시스템을 위한 클럭 생성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026163A KR0158660B1 (ko) 1995-08-23 1995-08-23 주파수 변환 샘플링 시스템을 위한 클럭 생성기

Publications (2)

Publication Number Publication Date
KR970013691A true KR970013691A (ko) 1997-03-29
KR0158660B1 KR0158660B1 (ko) 1999-03-20

Family

ID=19424244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026163A KR0158660B1 (ko) 1995-08-23 1995-08-23 주파수 변환 샘플링 시스템을 위한 클럭 생성기

Country Status (1)

Country Link
KR (1) KR0158660B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503053B1 (ko) * 1997-11-14 2005-09-30 삼성전자주식회사 클럭조정회로
KR100777196B1 (ko) * 2001-04-27 2007-11-19 후지쯔 가부시끼가이샤 반도체 집적 회로 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503053B1 (ko) * 1997-11-14 2005-09-30 삼성전자주식회사 클럭조정회로
KR100777196B1 (ko) * 2001-04-27 2007-11-19 후지쯔 가부시끼가이샤 반도체 집적 회로 장치

Also Published As

Publication number Publication date
KR0158660B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR20010003266A (ko) 싱크로너스 데이터 샘플링 회로
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR850003479A (ko) 반도체 집적 회로
KR840007185A (ko) 다중동기장치
KR920020433A (ko) 마이크로 콘트롤러 유닛
KR950029904A (ko) 클럭 신호 발생 방법 및 장치
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR940012823A (ko) 클록신호 생성회로
KR0146060B1 (ko) 데이타 동기 클럭 발생 장치
KR960039622A (ko) 비중첩 신호 발생 회로
KR200222679Y1 (ko) 입력신호의 상승에지 및 하강에지의 선택적 검출장치
KR970008874A (ko) 상승/하강 에지 검출장치
KR930020250A (ko) 클럭 변환장치
KR960009398A (ko) 동기식 클럭 발생회로
KR980004988A (ko) 버스트 카운터
KR970012702A (ko) 동기형 반도체 메모리 장치를 이용한 비동기형 반도체 메모리 장치
KR910021041A (ko) 위상 동기 출력 검출회로
KR920003648A (ko) 동기형 클럭발생회로
KR960032434A (ko) 디지탈 영상기록재생장치의 랜덤기
KR980006841A (ko) 클럭 발생 회로(a clock generation circuit)
KR970071819A (ko) 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로
KR930011452A (ko) 직렬 데이타의 패리티 에러 검출회로
KR970014566A (ko) 펄스 발생 회로
KR970055596A (ko) 글리치 제거 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee