KR0146060B1

KR0146060B1 - 데이타 동기 클럭 발생 장치

Info

Publication number: KR0146060B1
Application number: KR1019950008203A
Authority: KR
Inventors: 김영일
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1995-04-08
Filing date: 1995-04-08
Publication date: 1998-09-15
Also published as: KR960038549A

Abstract

본 발명은 데이타 동기 클럭 발생 장치에 관한 것으로, 종래에는 데이타 동기를 위한 클럭을 발진에 의해 생성함으로 임의의 상황에서 클럭의 시작 시점이 변화되는 경우 출력 데이타가 로우가 되는 시작 지점이 랜덤하게 되어 데이타의 손실을 초래하는 문제점이 있었다. 이러한 점을 개선하기 위하여 본 발명은 데이타의 변화를 검출하여 변화가 발생할 때마다 펄스를 발생시키고 그 펄스에 동기되어 데이타의 변화 값을 출력하도록 구성한 것으로, 본 발명은 데이타의 변화를 검출하여 데이타 출력 시점을 결정함으로 클럭의 시작 시점이 다르더라도 안정된 데이타 출력을 얻을 수 있어 데이타 손실을 방지할 수 있다.

Description

데이타 동기 클럭 발생 장치

제1도는 종래의 데이타 동기 클럭 발생 장치의 회로도.

제2도는 제1도에서 각 부의 파형도.

제3도는 본 발명의 데이타 동기 클럭 발생 장치의 블럭도.

제4도는 제3도에서 각 부의 파형도.

제5도는 제3도에서 제1,제2 신호 처리부의 회로도.

제6도는 제5도에서 각 부의 파형도.

*도면의 주요부분에 대한 부호의 설명

101 : 발진부 102,103,203,204 : 플립플롭

201,202 : 신호 처리부 211 : 반전기

212 : 지연기 213 : 배타적 노아게이트

본 발명은 데이타 동기에 관한 것으로 특히, 랜덤한 클럭 입력에 동기와하여 펑션(function) 구현에 적당하도록 한 데이타 동기 클럭 발생 장치에 관한 것이다.

제1도는 종래 장치의 회로도로서 이에 도시된 바와 같이, 수정 발진기(XT1)의 발진으로 클럭(CLK)을 발생시키는 발진부(101)와, 이 발진부(101)에서 발생되는 클럭(CLK)의 상승 에지에서 입력 데이타(DATA-IN)를 래치시키는 플립플롭(102)과, 상기 발진부(101)의 클럭(CLK)을 반전하여 그 클럭(CLK-B)의 상승 에지에서 상기 플립플롭(102)의 출력 데이타(Dout)를 래치시키는 플립플롭(103)으로 구성된다.

이와 같은 종래 장치의 동작 과정을 설명하면 다음과 같다.

먼저, 발진부(101)에서 제2도(나)와 같은 클럭(CLK)을 발생시킬 때 제2도(a)와 같은 데이타(DATA-IN)가 입력되면 플립플롭(102)은 상기 클럭(CLK)의 상승 에지에서 트리거되어 상기 데이타(DATA-IN)를 래치하게 된다.

이때, 플립플롭(102)이 클럭(CLK)에 동기되어 제2도(c)와 같이 데이타(Dout)를 출력하면 플립플롭(103)은 상기 클럭(CLK)을 반전시킨 후 그 반전 클럭(CLK-B)의 상승 에지에서 상기 출력 데이타(Dout)를 래치하게 된다.

이에 따라, 플립플롭(103)은 제2도(라)와 같은 클럭(CLK-B)에 동기되어 제2도(e)와 같이 데이타(Dout-B)를 출력하게 된다.

그러나, 종래에는 영상이나 음성을 처리하는 장치에서 클럭의 입력 시점이 램덤하기 때문에 데이타의 출력 시점을 정확하게 예측할 수 없었다.

따라서, 종래에는 데이타 동기를 위한 클럭을 발진에 의해 생성함으로 임의의 상황에서 클럭의 시작 시점이 변화되는 경우 출력 데이타가 로우가 되는 시작 시점이 랜덤하게 되어 데이타의 손실을 초래하는 문제점이 있었다.

즉, 종래에는 제2도에서와 같이, 데이타(Dout)가 출력된 후 데이타(Dout-B)가 출력되는 시점에 차이가 발생하는 경우 그 지연 시간만큼 데이타의 손실을 초래하는 문제점이 있었다.

본 발명은 종래의 문제점을 개선하기 위하여 데이타의 변화를 검출하여 변화가 발생할 때마다 펄스를 발생시키고 그 펄스에 동기되어 데이타의 변화 값을 출력함으로써 클럭의 시작 시점과 무관하게 안정된 데이타를 출력할 수 있는 데이타 동기 클럭 발생 장치를 제공함에 목적이 있다.

이하 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

제3도는 본 발명의 회로도로서 이에 도시한 바와 같이, 클럭(CLK)을 반전함과 아울러 지연하여 그 반전 신호와 지연 신호를 논리 조합함에 의해 클럭(CLK-P)을 발생시키는 제1 신호 처리부(201)와, 입력 데이타(DATA-IN)를 반전함과 동시에 지연하여 그 반전 신호와 지연 신호를 논리 조합함에 의해 데이타(DATA-P)를 출력하는 제2 신호 처리부(202)와, 상기 제1 신호 처리부(201)의 출력(CLK-P)에 동기되어 입력 데이타(DATA-IN)를 래치시키는 플립플롭(203)과, 상기 제2 신호 처리부(202)의 출력(DATA-P)에 동기되어 상기 플립플롭(203)의 반전 출력(DATA-L)을 래치시키는 플립플롭(204)으로 구성한다.

상기 제1,제2 신호 처리부(201)(202)는 제5도에 도시한 바와 같이, 입력 신호(IN)를 반전하는 반전기(211)와, 상기 입력 신호(IN)를 소정 시간 지연하는 지연기(212)와, 이 지연기(212)의 출력과 상기 반전기(211)의 출력을 배타적 노아링하는 배타적 노아게이트(213)로 구성한다.

이와 같이 구성한 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.

먼저, 세트 신호(SET)가 인에이블되어 플립플롭(204)의 출력 단자(Q)로 하이인 신호(DATA-OUT)가 출력될 때 제4도(나)와 같은 클럭(CLK)이 입력되면 제1 신호 처리부(201)는 반전기(211)에서 반전함과 동시에 지연기(212)에서 소정 시간 지연하여 논리 조합함에 의해 클럭(CLK-P)을 발생시키게 된다.

즉, 제1 신호 처리부(201)는 클럭(CLK)이 제6도(a)와 같이 입력되는 경우 반전기(211)에서 제6도(b)와 같이 반전하고 지연기(212)에서 제6도(c)와 같이 소정 시간 지연하면 배타적 노아게이트(213)가 상기 반전기(211)의 출력과 상기 지연기(212)의 출력을 배타적 노아링하여 제6도(d)와 같은 을 발생시키게 된다.

그리고, 제2 신호 처리부(202)는 제4도(a)와 같은 데이타(DATA-IN)가 입력되면 제1 신호 처리부(201)와 동일한 동작을 수행하여 데이타(DATA-P)를 출력하게 된다.

이때, 플립플롭(203)은 제4도(라)와 같은 제1 신호 처리부(201)의 클럭(CLK-P)에 동기되어 제4도(a)와 같은 데이타(DATA-IN)를 래치함에 의해 반전 단자(Q)로 제4도(f)와 같은 데이타(DATA-L)를 출력하게 된다.

여기서, 플립플롭(203)은 펄스(CLK-P)의 상승 에지마다 데이타(DATA-IN)의 반전 값을 유지하게 된다.

이에 따라, 플립플롭(203)에서 데이타(DATA-L)를 출력하면 플립플롭(204)은 제2 신호 처리부(202)의 데이타(DATA-P)를 클럭으로 하여 상기 데이타(DATA-L)를 래치함에 의해 출력 단자(Q)로 제4도(g)와 같은 데이타(DATA-OUT)를 출력하게 된다.

즉, 클럭(CLK)과 데이타(DATA-IN)가 각기 입력되는 제1,제2 신호 처리부(201)(202)는 입력 신호의 레벨이 변화될 때마다 펄스를 출력하면 플립플롭(203)이 클럭(CLK-P)에 동기되어 상기 데이타(DATA-IN)의 전 상태 반전 값을 유지하게 되고 플립플롭(204)이 상기 데이타(DATA-IN)의 변화에 의한 펄스(DATA-P)를 클럭으로 하여 상기 데이타(DATA-IN)의 바뀐 값이 데이타(DATA-OUT)로 출력하게 된다.

상기와 같이 동작하는 본 발명은 제4도(g)와 같은 타이밍에 데이타를 출력하게 됨으로 제4도(c)에 도시된 바와 같은 타이밍에 데이타를 출력하는 기존의 기술과는 차이가 있음을 알 수 있다.

상기에서 상세히 설명한 바와 같이 본 발명은 데이타의 변화를 검출하여 데이타 출력 시점을 결정함으로 클럭의 시작 시점이 다르더라도 안정된 데이타 출력을 얻을 수 있어 데이타 손실을 방지할 수 있는 효과가 있다.

Claims

클럭(CLK)의 레벨이 변화할 때마다 펄스(CLK-P)를 발생시키는 제1 신호 처리 수단과, 입력 데이타(DATA-IN)의 레벨이 변화할 때마다 펄스(DATA-P)를 발생시키는 제2 신호 처리 수단과, 상기 제1 처리 수단의 출력 펄스(CLK-P)에 동기되어 상기 입력 데이타(DATA-IN)를 래치함에 의해 데이타(DATA-L)를 출력하는 제1 래치 수단과, 상기 제2 신호 처리 수단의 출력(DATA-P)에 동기되어 상기 제 1 래치 수단의 출력 데이타(DATA-L)를 래치함에 의해 데이타의 변화값(DATA-OUT)을 출력하는 제2 래치 수단으로 구성한 것을 특징으로 하는 데이타 동기 클럭 발생 장치.
제1항에 있어서, 제1,제2 신호 처리 수단은 입력 신호(IN)를 반전하는 반전기와, 상기 입력 신호(IN)를 소정 시간 지연하는 지연기와, 이 지연기의 출력 신호와 상기 반전기의 출력 신호를 배타적 노아링하여 펄스를 발생시키는 배타적 노아게이트로 각기 구성한 것을 특징으로 하는 데이타 동기 클럭 발생 장치.
제1항에 있어서, 제1 래치 수단은 제1 신호 처리 수단의 출력(CLK-P)을 클럭으로 하여 입력 단자(D)의 데이타(DATA-IN)를 래치함에 의해 반전 단자(Q)로 데이타(DATA-L)를 출력하는 플립플롭인 것을 특징으로 하는 데이타 동기 클럭 발생 장치.
제1항에 있어서, 제2 래치 수단은 제2 신호 처리 수단의 출력(DATA-P)을 클럭으로 하여 제1 래치 수단의 출력(DATA-L)을 래치함에 의해 비반전 단자(Q)로 데이타의 변화값(DATA-OUT)을 출력하는 플립플롭인 것을 특징으로 하는 데이타 동기 클럭 발생 장치.