KR930020250A - 클럭 변환장치 - Google Patents
클럭 변환장치 Download PDFInfo
- Publication number
- KR930020250A KR930020250A KR1019920004620A KR920004620A KR930020250A KR 930020250 A KR930020250 A KR 930020250A KR 1019920004620 A KR1019920004620 A KR 1019920004620A KR 920004620 A KR920004620 A KR 920004620A KR 930020250 A KR930020250 A KR 930020250A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- clock signal
- signal
- selector
- delayed
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Information Transfer Systems (AREA)
Abstract
입력된 클럭신호를 기준으로 하여 클럭 신호의 위상과 동일한 위상을 갖는 제1지연 클럭신호를 포함하여 클럭신호의 위상을 조금씩 지연시킨 n개의 지연 클럭신호를 생성하여 출력하는 지연부와, 메모리나 입출력 장치의 실질적인 억세스가 끝났을 경우에 현재의 시점에서 변환 클럭신호를 기준으로 하여 최적의 지연 클럭신호와 대응하는 클러선택신호를출력하는 클럭 선택부와, 지연부와 클럭 선택부의 출력단자에 연결되어, 클럭 선택부의 출력신호에 따라 대응되는 지연 클럭신호를 선택하여 출력하는 글리치 제거부로 구성되어, 실제로 메모리나 입출력 장치가 억세스되는 시간만큼의 버스 사이클을 제공함으로써 시스템 클럭의 정수배로 구성되는 버스 사이클에 비해 시스템의 성능을 항상시킬수 있는 클럭 변환장치에 관한것.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 버스 사이클 발생회로의 상세 회로도 이다.
제3도는 이 발명의 실시예에 따른 클럭 변환장치의 회로도 이다.
Claims (1)
- 클러원에 연결되어, 입력된 클런신호를 기준으로 하여 클럭신호의 위상과 동일한 위상을 갖는 제1지연 클럭신호를 포함하여 클럭신호의 위상을 조금씩 지연시킨 n개의 지연 클럭신호를 생성하여 출력하는 지연부와, 변환클럭 신호선과 마이크로 프러세서의 버스사이클 시작 신호선과 디코더의 출력단자에 각각의 입력단자가 연결되어 메모리나 입출력 장치의 실질적인 억세스가 끝났을 경우에 현재의 시점에서 변환 클럭신호를 기준으로 하여 최적의 지연 클럭신호와 대응되는 클럭 신택신호를 출력하는 클런 선택부와, 지연부와 클럭 선택부의 출력단자에 연결되어, 클럭 선택부의 출력신호에 따라 대응되는 지연 클럭신호를 선택하여 출력하는 글리치 제거부로 이루어지는 것을 특징으로 하는 클럭 변환장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004620A KR940008851B1 (ko) | 1992-03-20 | 1992-03-20 | 클럭 변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004620A KR940008851B1 (ko) | 1992-03-20 | 1992-03-20 | 클럭 변환장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020250A true KR930020250A (ko) | 1993-10-19 |
| KR940008851B1 KR940008851B1 (ko) | 1994-09-28 |
Family
ID=19330659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920004620A KR940008851B1 (ko) | 1992-03-20 | 1992-03-20 | 클럭 변환장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940008851B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317213B1 (ko) * | 1998-10-09 | 2001-12-22 | 가네꼬 히사시 | 클럭 신호 생성 회로 |
| KR100399674B1 (ko) * | 1995-09-27 | 2003-12-24 | 모토로라 인코포레이티드 | 데이터처리기및액세스방법 |
| KR100434492B1 (ko) * | 2001-09-27 | 2004-06-05 | 삼성전자주식회사 | 메모리를 제어하는 클럭 발생 장치를 구비하는 반도체메모리 장치 및 클럭 발생 방법 |
-
1992
- 1992-03-20 KR KR1019920004620A patent/KR940008851B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399674B1 (ko) * | 1995-09-27 | 2003-12-24 | 모토로라 인코포레이티드 | 데이터처리기및액세스방법 |
| KR100317213B1 (ko) * | 1998-10-09 | 2001-12-22 | 가네꼬 히사시 | 클럭 신호 생성 회로 |
| KR100434492B1 (ko) * | 2001-09-27 | 2004-06-05 | 삼성전자주식회사 | 메모리를 제어하는 클럭 발생 장치를 구비하는 반도체메모리 장치 및 클럭 발생 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940008851B1 (ko) | 1994-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970076825A (ko) | 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 | |
| KR970076814A (ko) | 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로 | |
| KR930020250A (ko) | 클럭 변환장치 | |
| TW371344B (en) | Circuit for generating internal column address suitable for burst mode | |
| KR970071819A (ko) | 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로 | |
| KR970066859A (ko) | 피엘씨 인터럽트 모듈의 노이즈 제거장치 | |
| KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| KR930022729A (ko) | 2배의 동작주파수 재발생회로 | |
| KR970068409A (ko) | 디지탈 신호처리 프로세서(dsp)를 이용한 톤발생회로 | |
| KR950015997A (ko) | 어드레스 입력버퍼 회로 | |
| KR970072668A (ko) | 펄스발생기 | |
| KR980006841A (ko) | 클럭 발생 회로(a clock generation circuit) | |
| KR940003188A (ko) | 동기식 카운터회로 | |
| KR970008874A (ko) | 상승/하강 에지 검출장치 | |
| KR970013690A (ko) | 글리치에 무관한 제어신호 발생회로 | |
| KR970019019A (ko) | 노이즈 필터 회로 | |
| KR950013020A (ko) | 오디오 신호의 다이나믹 레인지 확장회로 | |
| KR940027583A (ko) | 감시 카메라장치 | |
| KR960032883A (ko) | 자동 뮤팅 발생회로 | |
| KR940017138A (ko) | 안정 펄스 발생기 | |
| KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
| KR970077954A (ko) | 고속가변 발진방법과 회로 | |
| KR970059892A (ko) | 데이타 인터페이스 장치 | |
| KR940017880A (ko) | 벡터 변환기 | |
| KR940025166A (ko) | 원펄스 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030829 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |