KR970076825A - 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 - Google Patents
싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 Download PDFInfo
- Publication number
- KR970076825A KR970076825A KR1019960014688A KR19960014688A KR970076825A KR 970076825 A KR970076825 A KR 970076825A KR 1019960014688 A KR1019960014688 A KR 1019960014688A KR 19960014688 A KR19960014688 A KR 19960014688A KR 970076825 A KR970076825 A KR 970076825A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pulse
- internal
- output
- outputting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 싱크로노스 메모리(Synchronous Memory) 또는 에스램(SRAM)등의 메모리에 사용되는 내부펄스신호 발생 방법 및 그 장치에 관한 것으로, 특히 버스트 모드(Burst mode) 동작 수행에 필요한 외부입력신호와 내부명령신호와의 조정차 역할 및 내부 펄스를 선택적으로 발생시킴으로써 버스트 모드 동작수행이 가능하도록 구현한 내부 펄스 발생회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 SDRAM의 버스트 리드 동작 예시도, 제2도는 본 발명의 제1실시예에 의한SDAM의 내부 펄스 발생회로도.
Claims (5)
- 시스템 클럭에 동기하여 버스트 동작 수행이 가능한 싱크로노스 메모리의 내부펄스신호 발생 방ㅂ버에 있어서, 버스트 명령의 입력시 외부로부터 입력된 컬럼 어드레스가 내부 컬럼 어드레스단에 실리도록 명령하는 제1펄스 신호를 발생시키는 제1과정과, 상기 제1과정 이후에 지정된 버스트 길이에 이를 때가지 매 클럭 사이클마다 내부 카운터에서 발생된 내부 어드레스를 상기 내부 컬럼 어드레스단에 실리도록 명령하는 제2펄스 신호를 발생시키는 제2과정과, 상기 제2과정중 외부로부터 다른 컬럼 어드레스가 입력되면 새로운 버스트 명령에 의해 버스트 인터럽트를 요구시켜 상기 제1펄스신호를 발생시키는 동시에 상기 제2펄스신호의 발생을 억제시키는 제3과정을 구비하는 것을 특징으로 하는 싱크로노스 메모리의 내부펄스신호 발생방법.
- 시스템 클럭에 동기하여 버스트 동작 수행이 가능한 싱크로노스 메모리의 내부펄스신호 발생장치에 있어서, 입력된 클럭 신호로부터 일정시간 지연된 펄스폭 만큼의 에지 신호를 출력하는 에지 신호 발생수단과, 라스바 신호를 입력으로 하여 일정시간 지연된 신호 및 이 지연된 신호의 반전신호를 각각 출력하는 제1지연수단과, 카스바 신호를 입력으로 하여 일정시간 지연된 신호 및 이 지연된 신호의 반전신호를 각각 출력하는 제2지연수단과, 칩 셀렉터 신호를 입력으로 하여 일정시간 지연된 신호 및 이 지연된 신호의 반전신호를 각각 출력하는 제3지연수단과, 상기 제1지연수단으로부터 각각 출력된 신호를 상기 에지신호 발생 수단의 출력신호에 의해 스트로브한 신호를 각각 출력하는 제1외부입력버퍼수단과, 상기 제2지연수단으로부터 각각 출력된 신호를 상기 에지신호 발생 수단의 출력신호에 의해 스트로브한 신호를 각각 출력하는 제2외부입력버퍼수단과, 상기 제3지연수단으로부터 각각 출력된 신호를 상기 에지신호발생수단의 출력신호에 의해 스트로브한 신호를 각각 출력하는 제3외부입력버퍼수단과, 상기 제1 내지 제3외부입력버퍼수단으로부터의 출력신호를 논리조합하여 버스트 명령 입력 상태시 외부입력어드레스신호를 내부의 컬럼 어드레스단에 실리도록 명령하는 제1펄스신호를 출력하는 제1내부펄스 발생수단과, 상기 버스트 명령이 입력되면 상기 내부펄스발생수단의 출력신호에 의해 버스트 동작 시작 시간을 선택하여 래치시키고, 지덩된 수의 버스트 사이클이 모두 수행되면 버스트 길이 감지회로에 의해 발생된 펄스 신호에 의해 비선택 상태로 귀환하는 신호를 출력하는 플립플럽 수단과, 상기 플립플럽 수단으로부터의 출력신호가 선택동작상태에 있는 클럭 사이클동안에는 상기 에지신호 발생수단의 출력 펄스를 선택적으로 입력하여 매 클럭 사이클마다 내부 카운터에서 발생된 어드레스를 내부의 컬럼 어드레스단에 실리도록 명령하는 제2펄스 신호를 발생시키고, 상기 플립플럽 수단으로부터의출력 신호가 비선택 동작 상태이거나 버스트 인터럽트 사이클의 동작시간에는 상기 에지신호발생수단으로부터의 출력펄스를 차단시켜 상기 제2펄스 신호의 발생을 억제시키는 제2내부펄스 발생수단과, 상기 제1내부펄스 발생수단으로부터 출력된 펄스 신호의 반전 신호와 상기 제2내부펄스 발생수단의 출력 신호를 논리조합하여 컬럼 인에이블 신호를 출력하는 논리연산수단을 구비하는 것을 특징으로 하는 싱크로노스 메모리의 내부펄스신호 발생장치.
- 제2항에 있어서, 상기 제2펄스 신호는, 상기 에지신호 발생수단으로부터의 출력 신호와 상기 제1내부펄스 발생수단의 출력 신호와의 논리조합에 의해 발생된 것을 특징으로 하는 싱크로노스 메모리의 내부펄스신호 발생장치.
- 제2항에 있어서, 상기 제2펄스 신호는, 상기 제1내지 제3지연수단으로부터의 신호들을 논리조합한 신호와 상기 에지신호 발생수단으로부터의 출력 신호에 의해 논리조합된 신호인 것을 특징으로 하는 싱크로노스 메모리의 내부펄스신호 발생장치.
- 제2항에 있어서, 상기 제2펄스 신호는, 상기 플립플럽 수단으로부터위 출력신호와 상기 제1내지 제3지연 수단으로부터의 신호들을 논리조합한 신호와의 논리조합에 의해 선택된 상기 에지신호 발생수단의 출력신호가 짝수개로 구성된 인버터에 의해 지연된 신호인 것을 특징으로 하는 싱크로노스 메모리의 내부펄스신호 발생장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960014688A KR100218734B1 (ko) | 1996-05-06 | 1996-05-06 | 싱크로노스 메모리의 내부펄스 신호발생 방법 및 그장치 |
GB9709078A GB2312977B (en) | 1996-05-06 | 1997-05-02 | Method and circuit for generating internal pulse signals in synchronous memory |
US08/850,247 US5781500A (en) | 1996-05-06 | 1997-05-02 | Method and circuit for generating internal pulse signals in synchronous memory |
DE29724263U DE29724263U1 (de) | 1996-05-06 | 1997-05-06 | Schaltkreis zum Erzeugen von internen Pulssignalen in einem synchronen Speicher |
DE29724147U DE29724147U1 (de) | 1996-05-06 | 1997-05-06 | Schaltkreis zum Erzeugen von internen Pulssignalen in einem synchronen Speicher |
DE19719116A DE19719116C2 (de) | 1996-05-06 | 1997-05-06 | Verfahren und Schaltkreis zum Erzeugen von internen Pulssignalen in einem synchronen Speicher |
JP9130554A JP2985831B2 (ja) | 1996-05-06 | 1997-05-06 | シンクロノスメモリの内部パルス信号発生方法及びその装置 |
TW086106099A TW400519B (en) | 1996-05-06 | 1997-05-06 | Method and circuit for generating internal pulse signals in synchronous memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960014688A KR100218734B1 (ko) | 1996-05-06 | 1996-05-06 | 싱크로노스 메모리의 내부펄스 신호발생 방법 및 그장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970076825A true KR970076825A (ko) | 1997-12-12 |
KR100218734B1 KR100218734B1 (ko) | 1999-09-01 |
Family
ID=19457819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960014688A KR100218734B1 (ko) | 1996-05-06 | 1996-05-06 | 싱크로노스 메모리의 내부펄스 신호발생 방법 및 그장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5781500A (ko) |
JP (1) | JP2985831B2 (ko) |
KR (1) | KR100218734B1 (ko) |
DE (1) | DE19719116C2 (ko) |
GB (1) | GB2312977B (ko) |
TW (1) | TW400519B (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3703241B2 (ja) * | 1997-01-28 | 2005-10-05 | Necエレクトロニクス株式会社 | 半導体メモリ装置 |
US5917761A (en) * | 1997-11-06 | 1999-06-29 | Motorola Inc. | Synchronous memory interface |
JP3204384B2 (ja) * | 1997-12-10 | 2001-09-04 | エヌイーシーマイクロシステム株式会社 | 半導体記憶回路 |
KR100324820B1 (ko) * | 1999-06-29 | 2002-02-28 | 박종섭 | 싱크로너스 메모리 소자 |
DE60041954D1 (ko) * | 2000-02-14 | 2009-05-20 | St Microelectronics Srl | |
US6928494B1 (en) * | 2000-03-29 | 2005-08-09 | Intel Corporation | Method and apparatus for timing-dependant transfers using FIFOs |
US6621761B2 (en) * | 2000-05-31 | 2003-09-16 | Advanced Micro Devices, Inc. | Burst architecture for a flash memory |
US20050135180A1 (en) * | 2000-06-30 | 2005-06-23 | Micron Technology, Inc. | Interface command architecture for synchronous flash memory |
JP4246977B2 (ja) * | 2002-08-29 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
KR100638748B1 (ko) * | 2005-04-30 | 2006-10-30 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
US7325152B2 (en) * | 2005-06-30 | 2008-01-29 | Infineon Technologies Ag | Synchronous signal generator |
KR20120108163A (ko) | 2011-03-23 | 2012-10-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 어드레스 지연 회로 |
CN108257641B (zh) * | 2018-04-18 | 2023-08-11 | 长鑫存储技术有限公司 | 用于半导体存储器的存储矩阵及半导体存储器 |
US10403335B1 (en) * | 2018-06-04 | 2019-09-03 | Micron Technology, Inc. | Systems and methods for a centralized command address input buffer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205788A (ja) * | 1988-02-12 | 1989-08-18 | Toshiba Corp | 半導体集積回路 |
KR100214435B1 (ko) * | 1990-07-25 | 1999-08-02 | 사와무라 시코 | 동기식 버스트 엑세스 메모리 |
JP3992757B2 (ja) * | 1991-04-23 | 2007-10-17 | テキサス インスツルメンツ インコーポレイテツド | マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム |
JP2605576B2 (ja) * | 1993-04-02 | 1997-04-30 | 日本電気株式会社 | 同期型半導体メモリ |
US5392239A (en) * | 1993-05-06 | 1995-02-21 | S3, Incorporated | Burst-mode DRAM |
KR100309800B1 (ko) * | 1993-11-08 | 2001-12-15 | 윤종용 | 동기랜덤액세스메모리장치 |
KR0122099B1 (ko) * | 1994-03-03 | 1997-11-26 | 김광호 | 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치 |
US5652724A (en) * | 1994-12-23 | 1997-07-29 | Micron Technology, Inc. | Burst EDO memory device having pipelined output buffer |
US5610864A (en) * | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
US5598376A (en) * | 1994-12-23 | 1997-01-28 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5587961A (en) * | 1996-02-16 | 1996-12-24 | Micron Technology, Inc. | Synchronous memory allowing early read command in write to read transitions |
-
1996
- 1996-05-06 KR KR1019960014688A patent/KR100218734B1/ko not_active IP Right Cessation
-
1997
- 1997-05-02 US US08/850,247 patent/US5781500A/en not_active Expired - Lifetime
- 1997-05-02 GB GB9709078A patent/GB2312977B/en not_active Expired - Fee Related
- 1997-05-06 TW TW086106099A patent/TW400519B/zh not_active IP Right Cessation
- 1997-05-06 DE DE19719116A patent/DE19719116C2/de not_active Expired - Lifetime
- 1997-05-06 JP JP9130554A patent/JP2985831B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2312977B (en) | 2000-06-07 |
DE19719116C2 (de) | 2001-02-15 |
US5781500A (en) | 1998-07-14 |
DE19719116A1 (de) | 1997-11-13 |
JPH1055670A (ja) | 1998-02-24 |
KR100218734B1 (ko) | 1999-09-01 |
GB2312977A (en) | 1997-11-12 |
GB9709078D0 (en) | 1997-06-25 |
JP2985831B2 (ja) | 1999-12-06 |
TW400519B (en) | 2000-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970076825A (ko) | 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 | |
KR100543934B1 (ko) | 반도체 메모리 장치에서 어드레스 및 데이터 억세스타임을 고속으로 하는 제어 및 어드레스 장치 | |
KR880011801A (ko) | 반도체 기억장치 | |
KR930020279A (ko) | 클럭 동기형 반도체 기억장치 및 그 액세스 방법 | |
US6920080B2 (en) | Methods for generating output control signals in synchronous semiconductor memory devices and related semiconductor memory devices | |
KR100301056B1 (ko) | 싱크로너스 데이터 샘플링 회로 | |
US7173866B2 (en) | Circuit for generating data strobe signal in DDR memory device, and method therefor | |
JPH10208469A (ja) | 半導体メモリ装置 | |
JPH07169265A (ja) | 同期式ランダムアクセスメモリ装置 | |
KR100499623B1 (ko) | 내부 명령신호 발생장치 및 그 방법 | |
US6094080A (en) | Internal clock signal generator for synchronous memory device | |
KR100190373B1 (ko) | 리드 패스를 위한 고속 동기식 메모리 장치 | |
US20040109366A1 (en) | Variable-delay precharge circuits and methods | |
US7676643B2 (en) | Data interface device for accessing memory | |
KR19980041606A (ko) | 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치 | |
KR960004566B1 (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
KR100498415B1 (ko) | 클럭발생회로및이를구비하는동기식반도체장치 | |
KR960039000A (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
KR100616493B1 (ko) | 디디알 에스디램의 입력버퍼 제어 방법 및 장치 | |
KR100318323B1 (ko) | 반도체 메모리의 어드레스 신호 발생회로 | |
US5966342A (en) | Write control driver circuit and method | |
KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
KR100202637B1 (ko) | 스태틱램 | |
KR100429861B1 (ko) | 온 스크린 디스플레이 시스템의 정적 메모리를 위한 프리 차지 신호 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130603 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 16 |
|
FPAY | Annual fee payment | ||
EXPY | Expiration of term |