KR960039000A - 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 - Google Patents

기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 Download PDF

Info

Publication number
KR960039000A
KR960039000A KR1019960012354A KR19960012354A KR960039000A KR 960039000 A KR960039000 A KR 960039000A KR 1019960012354 A KR1019960012354 A KR 1019960012354A KR 19960012354 A KR19960012354 A KR 19960012354A KR 960039000 A KR960039000 A KR 960039000A
Authority
KR
South Korea
Prior art keywords
pulse signal
delay circuit
signal
word line
input node
Prior art date
Application number
KR1019960012354A
Other languages
English (en)
Other versions
KR100227294B1 (ko
Inventor
데루유끼 우찌히라
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960039000A publication Critical patent/KR960039000A/ko
Application granted granted Critical
Publication of KR100227294B1 publication Critical patent/KR100227294B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

반도체 메모리는 클럭 신호를 수신하고, 디지트 라인 회복 제어 신호(RC) 및 워드 라인 선택 신호(WC)로서 각각 제1펄스 신호 및 제2펄스 신호를 출력하는 펄스 신호 발생기(9)를 갖고 있다. 펄스 신호 발생기는 직렬로 접속된 제1지연 회로(11) 및 제2지연 회로(12)를 포함하고 있고, 제1지연 회로는 회복 제어 신호의 펄스 폭 동안 지연 시간을 제공하고, 상기 제1지연 회로와 함께 제2지연 회로는 워드 라인 선택 신호의 펄스 폭 동안 지연 시간을 갖는 다. 클럭(CLK)DML 상승에 응답하여, 펄스 신호 발생기는 디지트 라인 회복 제어 신호 및 워드 라인 선택 신호를 출력한다. 이 신호들을 이용하며, 디지트 라인 회복에 기입 동작 동안 셀 노드 반전 직후 개시되고, 셀 라인은 셀 노드가 안정화된 수 비선택된다. 워드 라인 선택 시간 및 디지트 라인 레벨 회복 시간의 중 칩에 대응하는 크기까지 기입 사이클 시간을 감소시킬 수 있어 반도체 메모리를 고속 동작시킬 수 있다.

Description

기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 실시예의 반도체 메모리를 도시한 회로도, 제5도는 제4도에 도시된 펄스 발생기를 도시한 회로도.

Claims (4)

  1. 워드 라인(3)의 활성 기간 및 디지트 라인(2)의 프리차징 기간이 클럭 신호(CLK)에 동기하여 발생되는 내부 펄스 신호를 이용하여 제어되는 반도체 메모리에 있어서, 상기 클럭 신호를 수신하고, 상기 내부 펄스 신호를 분기하며, 회복 제어 신호 및 워드 라인 선택 신호로서 각각 제1펄스 신호(RC) 및 제2펄스(WC)로 출력시키는 내부 펄스 신호 발생기(9)를 갖고 있는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 펄스 신호 발생기(9)는 직렬로 접속된 제1지연 회로(11) 및 제2지연 회로(12)를 포함하는데, 상기 제1지연 회로는 상기 회복 제어 신호의 펄스 폭 동안의 지연 시간을 제공하고, 상기 제1지연 회로와 함께 상기 제2지연 회로가 상기 워드 라인 선택 신호의 펄스 폭 동안 지연 시간을 제공하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 워드 라인(3)과 디지트 라인(2)의 쌍이 접속되는 메모리 셀(1), 및 상기 워드 라인이 상기 제1펄스 신호가 발생되는 동안 활성화되고 상기 디지트 라인이 상기 제2펄스 신호가 발생되지 않는 동안 프리차지되도록, 클럭신호(CLK)와 동기하여, 상기 워드 라인의 활성 기간 및 상기 디지트 라인의 프리차징 기간을 제어하는 제1 및 제2펄스 신호(WC, RC)를 발생하는 펄스 신호 발생기(9)를 포함하되, 상기 제2펄스 신호가 상기 제1펄스 신호보다 빨리 하강하여 기입 동작시 메모리 셀 노드 반전 이후, 상기 디지트 라인 쌍을 프리차지시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 펄스 신호 발생기(9)는 상기 클럭 신호(CLK)를 수신하는 입력 노드를 갖은 인버터(13), 상기 인버터의 출력 노드에 접속되는 입력 노드를 갖는 제1지연 회로(11), 상기 제1지연 회로의 출력 노드에 접속되는 입력 노드를 갖고 있는 제2지연 회로(12), 상기 클럭 신호를 수신하는 제1입력 노드, 상기 제2지연 회로의 출력 노드에 접속되는 제2입력 노드, 및 상기 제1펄스 신호(WC)를 출력하는 출력 노드를 갖고 있는 제1AND게이트(14), 및 상기 제1지연 회로의 출력 노드에 접속되는 제1입력 노드, 상기 클럭 신호를 수신하는 제2입력 노드, 및 상기 제2펄스 신호(RC)를 출력하는 출력 노드를 갖고 있는 제2AND게이트(15)를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960012354A 1995-04-24 1996-04-23 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 KR100227294B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12312895A JP3180883B2 (ja) 1995-04-24 1995-04-24 半導体記憶装置
JP95-123128 1995-04-24

Publications (2)

Publication Number Publication Date
KR960039000A true KR960039000A (ko) 1996-11-21
KR100227294B1 KR100227294B1 (ko) 1999-11-01

Family

ID=14852878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012354A KR100227294B1 (ko) 1995-04-24 1996-04-23 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치

Country Status (5)

Country Link
US (1) US5712824A (ko)
EP (1) EP0740303B1 (ko)
JP (1) JP3180883B2 (ko)
KR (1) KR100227294B1 (ko)
DE (1) DE69613751T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483754B1 (en) * 2001-05-16 2002-11-19 Lsi Logic Corporation Self-time scheme to reduce cycle time for memories
KR100555534B1 (ko) * 2003-12-03 2006-03-03 삼성전자주식회사 인액티브 위크 프리차아징 및 이퀄라이징 스킴을 채용한프리차아지 회로, 이를 포함하는 메모리 장치 및 그프리차아지 방법
JP2006331568A (ja) * 2005-05-27 2006-12-07 Nec Electronics Corp 外部クロック同期半導体記憶装置及びその制御方法
US10127979B2 (en) 2016-03-11 2018-11-13 Western Digital Technologies, Inc. Memory cell located pulse generator
US10381408B2 (en) 2016-03-24 2019-08-13 Western Digital Technologies, Inc. Method to fabricate discrete vertical transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56143592A (en) * 1980-04-09 1981-11-09 Toshiba Corp Semiconductor memory device
US4608669A (en) * 1984-05-18 1986-08-26 International Business Machines Corporation Self contained array timing
JPH0766665B2 (ja) * 1988-03-31 1995-07-19 株式会社東芝 半導体記憶装置
US5228003A (en) * 1988-04-15 1993-07-13 Seiko Epson Corporation Semiconductor memory
US5404327A (en) * 1988-06-30 1995-04-04 Texas Instruments Incorporated Memory device with end of cycle precharge utilizing write signal and data transition detectors
JPH0373495A (ja) * 1989-02-15 1991-03-28 Ricoh Co Ltd 半導体メモリ装置
US5386150A (en) * 1991-11-20 1995-01-31 Fujitsu Limited Tracking pulse generator and RAM with tracking precharge pulse generator

Also Published As

Publication number Publication date
EP0740303A3 (en) 1998-12-16
DE69613751D1 (de) 2001-08-16
EP0740303B1 (en) 2001-07-11
JPH08297978A (ja) 1996-11-12
US5712824A (en) 1998-01-27
KR100227294B1 (ko) 1999-11-01
EP0740303A2 (en) 1996-10-30
JP3180883B2 (ja) 2001-06-25
DE69613751T2 (de) 2002-05-08

Similar Documents

Publication Publication Date Title
KR880011801A (ko) 반도체 기억장치
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
US5459421A (en) Dynamic-static master slave flip-flop circuit
KR970076846A (ko) 지연 회로
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR880008334A (ko) 고속으로 데이터를 감지하는 방법과 그 다이나믹형 반도체기억장치
KR970076825A (ko) 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치
KR970017690A (ko) 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치
KR960039000A (ko) 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치
KR970071799A (ko) 메모리제어회로
KR940020425A (ko) 부트스트랩 디코더회로 및 그의 동작방법
KR930005033A (ko) 불휘발성 메모리회로
KR930024015A (ko) 비트 라인 센싱 제어회로
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR100518543B1 (ko) 프리차지 회로를 제어하는 프리차지 제어회로, 이를구비하는 반도체 메모리장치 및 프리차지 회로를제어하는 프리차지 제어신호를 생성하는 방법
US5917353A (en) Clock pulse extender mode for clocked memory devices having precharged data paths
JPS63229691A (ja) メモリ周辺回路
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR100221071B1 (ko) 다이나믹 램
US5963501A (en) Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices
KR100197575B1 (ko) 반도체 메모리 장치
KR970012722A (ko) 반도체 메모리장치의 데이타 출력회로 및 방법
JPS5538604A (en) Memory device
KR980004998A (ko) 싱크로너스 디램의 초기 프리차지 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee