KR970076846A - 지연 회로 - Google Patents

지연 회로 Download PDF

Info

Publication number
KR970076846A
KR970076846A KR1019960071292A KR19960071292A KR970076846A KR 970076846 A KR970076846 A KR 970076846A KR 1019960071292 A KR1019960071292 A KR 1019960071292A KR 19960071292 A KR19960071292 A KR 19960071292A KR 970076846 A KR970076846 A KR 970076846A
Authority
KR
South Korea
Prior art keywords
output
reference voltage
signal
circuit
voltage level
Prior art date
Application number
KR1019960071292A
Other languages
English (en)
Other versions
KR100262029B1 (ko
Inventor
야수히코 추키카와
Original Assignee
키타오카 타카시
미쓰비시 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카 타카시, 미쓰비시 덴키 가부시끼가이샤 filed Critical 키타오카 타카시
Publication of KR970076846A publication Critical patent/KR970076846A/ko
Application granted granted Critical
Publication of KR100262029B1 publication Critical patent/KR100262029B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00136—Avoiding asymmetry of delay for leading or trailing edge; Avoiding variations of delay due to threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Networks Using Active Elements (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 전원 전압 및 다음 단계의 논리 회로의 입력 논리 입계치의 변동에 영향을 받지 않고 일정한 지연 시간을 가지고서 출력 신호를 변화시킬 수 있는 저소비 전류의 지연 회로를 제공한다.
본 발명의 지연 회로는 출력 기준 전압이 비교 회로 동작시 사전설정된 전압 레벨로 변하는 기준 전압을 발생하는 기준 전압 발생 회로(3)와, 입력 신호를 적분하는 RC 지연단(2)의 출력 신호와 기준 전압 발생회로(3)의 기준 전압을 비교하는 비교회로(4)와, 비교 회로(4)의 출력 신호를 버퍼링하는 논리 회로(1b, 1c)를 포함한다. 비교 동작시에 있어서만 기준 전압을 사전설정된 전압 레벨로 변경함으로써, 기준 전압을 다른 회로 및 잡음에 영향을 받지 않고 필요시에만 정확하게 소정의 전압 레벨로 유지시킬 수 있다.

Description

지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 지연 회로의 전체 구성을 개략적으로 도시한 도면.

Claims (3)

  1. 지연회로(a delay circuit)에 있어서, 입력 신호를 적분(integrate)하는 적분 수단과; 상기 입력 신호의 변화에 응답하여, 출력 전압 레벨을 사전설정된 기준 전압레벨로 변화시켜 출력하는 발생 수단과; 상기 적분 수단의 출력 신호와 상기 기준 전압 발생 수단이 출력하는 전압을 비교하고, 이 비교 결과를 나타내는 신호를 출력하는 비교 수단을 포함하는 지연 회로.
  2. 제1항에 있어서, 상기 기준 전압 발생 수단은, 제1전원 노드와 출력 노드 사이에 결합되는 제1용량 소자(a first coapacitance element)와; 상기 입력 신호를 수신하는 노드와 상기 출력 노드 사이에 접속된 제2용량소자(a second capacitance element)와; 프리차지 지시 신호(precharge instruction signal)에 응답하여, 상기 출력 노드를 상기 제1전원 노드상의 전압 레벨로 프리차지하는 프리차지 수단(precharge means)을 포함하는 지연 회로.
  3. 제1또는 제2항에 있어서, 상기 지연 회로는 다수의 메모리 셀과, 상기 다수의 메모리 셀의 선택된 메모리셀의 기억 데이터의 검출 및 증폭을 활성화시에 실행하는 감지 증폭기를 구비하는 반도체 기억 장치에서 사용되고, 상기 입력 신호는 메모리 셀 선택 동작 개시 지시 신호이고, 상기 비교 수단의 출력 신호는 상기 감지 증폭기를 활성화하는 타이밍을 제공하는 지연회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960071292A 1996-05-14 1996-12-24 지연회로 KR100262029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11902196A JP3702038B2 (ja) 1996-05-14 1996-05-14 遅延回路
JP96-119021 1996-05-14

Publications (2)

Publication Number Publication Date
KR970076846A true KR970076846A (ko) 1997-12-12
KR100262029B1 KR100262029B1 (ko) 2000-07-15

Family

ID=14751028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071292A KR100262029B1 (ko) 1996-05-14 1996-12-24 지연회로

Country Status (4)

Country Link
US (1) US6121812A (ko)
JP (1) JP3702038B2 (ko)
KR (1) KR100262029B1 (ko)
TW (1) TW341001B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3023776B2 (ja) * 1998-04-28 2000-03-21 セイコーインスツルメンツ株式会社 遅延回路
JP2000306382A (ja) 1999-02-17 2000-11-02 Hitachi Ltd 半導体集積回路装置
CA2263061C (en) * 1999-02-26 2011-01-25 Ki-Jun Lee Dual control analog delay element
KR100370233B1 (ko) * 1999-05-19 2003-01-29 삼성전자 주식회사 입력버퍼 회로
US6753705B1 (en) * 2000-07-27 2004-06-22 Sigmatel, Inc. Edge sensitive detection circuit
US6632686B1 (en) * 2000-09-29 2003-10-14 Intel Corporation Silicon on insulator device design having improved floating body effect
JP4053232B2 (ja) * 2000-11-20 2008-02-27 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6624680B2 (en) * 2000-12-29 2003-09-23 Texas Instruments Incorporated Reduction of propagation delay dependence on supply voltage in a digital circuit
JP2004096493A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp パルス発生回路及び半導体装置
US7057450B2 (en) * 2003-07-30 2006-06-06 Winbond Electronics Corp. Noise filter for an integrated circuit
US7167400B2 (en) * 2004-06-22 2007-01-23 Micron Technology, Inc. Apparatus and method for improving dynamic refresh in a memory device
US7279924B1 (en) * 2005-07-14 2007-10-09 Altera Corporation Equalization circuit cells with higher-order response characteristics
FR2977077B1 (fr) * 2011-06-27 2013-08-02 Commissariat Energie Atomique Generateur de retards utilisant une resistance programmable a base de materiau a changement de phase
CN103873038B (zh) * 2012-12-17 2017-02-08 快捷半导体(苏州)有限公司 一种延时时间调整电路、方法和集成电路
JP6380827B2 (ja) * 2014-01-27 2018-08-29 富士電機株式会社 遅延回路
US9865486B2 (en) 2016-03-29 2018-01-09 Globalfoundries Inc. Timing/power risk optimized selective voltage binning using non-linear voltage slope
CN114726348B (zh) * 2018-08-01 2023-06-06 美光科技公司 半导体装置、延迟电路和相关方法
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路
KR102568596B1 (ko) * 2022-01-04 2023-08-21 주식회사 피델릭스 기준 전압 레벨 변동을 저감하는 버퍼 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924566B2 (ja) * 1981-04-30 1984-06-11 岩崎通信機株式会社 可変遅延回路
KR930003482A (ko) * 1991-07-16 1993-02-24 젯.엘.더머 반전 시간 지연 회로
JP3020345B2 (ja) * 1992-05-19 2000-03-15 株式会社 沖マイクロデザイン 半導体記憶回路

Also Published As

Publication number Publication date
JPH09307415A (ja) 1997-11-28
TW341001B (en) 1998-09-21
KR100262029B1 (ko) 2000-07-15
JP3702038B2 (ja) 2005-10-05
US6121812A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
KR970076846A (ko) 지연 회로
US5856748A (en) Sensing amplifier with current mirror
KR100582852B1 (ko) 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
KR960002345A (ko) 지연회로와 발진회로 및 반도체 메모리장치
TW352437B (en) Multiple level voltage generator for semiconductor memory device
KR970023372A (ko) 반도체 기억장치
KR960009093A (ko) 반도체 장치
KR960002797A (ko) 반도체 메모리장치의 비트라인 감지증폭기
KR960015589A (ko) 공급 전압 vdd가 증가함에 따라 증가된 지연을 갖는 클럭킹 회로
KR880008336A (ko) 반도체 집적회로 장치
KR950034255A (ko) 데이타를 고속으로 독출할 수 있는 반도체 기억장치
KR950020704A (ko) 반도체 메모리 장치
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR970051107A (ko) 내부전원전압 공급장치
KR100299816B1 (ko) 전압발생회로
KR100542469B1 (ko) 셀프타임동작용윈도우판별기를갖는2차측감지증폭기
KR950001862A (ko) 반도체 집적 회로 장치
KR970063248A (ko) 반도체메모리, 디바이스, 신호의 증폭방법, 패스 트랜지스터를 제어하기 위한 방법 및 장치
KR960032483A (ko) 복수 범위의 전원 전압용 반도체 메모리 디바이스
KR960043523A (ko) 클램프기능을 가지는 데이타 출력버퍼
KR960039000A (ko) 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070411

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee