KR100197575B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100197575B1 KR100197575B1 KR1019960048503A KR19960048503A KR100197575B1 KR 100197575 B1 KR100197575 B1 KR 100197575B1 KR 1019960048503 A KR1019960048503 A KR 1019960048503A KR 19960048503 A KR19960048503 A KR 19960048503A KR 100197575 B1 KR100197575 B1 KR 100197575B1
- Authority
- KR
- South Korea
- Prior art keywords
- write
- semiconductor memory
- memory device
- write enable
- response
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로, 본 발명의 목적은 라이트 인에이블시간과 라이트 리커버리의 활성화시간을 유동적으로 변화시킬 수 있는 반도체 메모리 장치를 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 반도체 메모리 장치는 외부클럭에 응답하여 라이트 인에이블신호를 제공하는 라이트 펄스 발생기와; 상기 외부클럭에 응답하여, 상기 외부클럭의 한 주기에서 상기 라이트 인에이블신호가 활성화되는 시간을 뺀 시간동안 활성화되는 라이트 리커버리신호를 제공하는 라이트 리커버리 펄스 발생기와; 상기 라이트 인에이블신호와 데이타 신호에 응답하여 선택된 메모리 셀과 접속된 비트라인쌍을 디벨롭시키고, 상기 라이트 리커버리신호에 응답하여 상기 디벨롭된 비트라인쌍을 제1레벨로 모아주는 드라이버를 구비함을 특징으로 한다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 라이트 리커버리 시간을 외부 클럭에 따라 조절하기 위한 반도체 메모리 장치에 관한 것이다.
최근, 반도체 메모리의 속도가 점점 빨라지고, 사이클 시간이 점점 짧아지게 됨에 따라 라이트(Write), 리드(Read) 그리고 라이트동작의 종료후 리드동작의 시작점까지의 구간에서의 라이트 리커버리(Write Recovery) 동작에 영향을 주게되고, 이중에서 특히 디바이스의 사이클 시간을 좌우하는 라이트 리커버리의 속도가 전체칩의 사이클 시간을 결정짓게 된다. 따라서, 사이클 시간을 빠르게 하기 위해서는 이 라이트 리커버리의 시간을 빠르게 하는 것이 중요하다.
도 1은 종래기술의 실시예에 따라 라이트 동작 및 라이트 리커버리 동작을 수행하기 위해 요구되는 회로도이고, 도 2는 도 1에 대한 출력타이밍도이다.
도 1을 참조하면, 메모리 셀(103)의 비트라인쌍 BL,을 프리차아지시키기 위한 피모오스 트랜지스터들(101,102)과, 이 비트라인쌍 BL,과 데이타 라인쌍 L1, L2사이에 접속되어 두 경로사이를 선택적으로 연결해주는 Y-패스(104)와, 외부클럭 XCK에 응답하여 라이트 인에이블신호 ψWE를 출력하는 라이트 펄스 발생기(105)와, 이 라이트 인에이블신호 ψWE에 응답하여 반전된 펄스인 라이트 리커버리신호를 제공하는 펄스발생기(지연회로(110)와 인버어터(111,113) 및 SHDK트(112)로 구성된 회로)와, 데이타신호 DIN,와 상기 라이트 인에이블신호 ψWE에 각기 응답하여 대응되는 데이타 라인 L1,L2에 출력신호를 제공하는 낸드게이트들(106,108) 및 인버어터들(107,109)과, 상기 라이트 리커버리신호에 응답하여 상기 데이타 라인 L1,L2을 등화시키는 피모오스 트랜지스터(116)와, 이 두 라인 L1,L2를 전원전압레벨로 프리차아지시키기 위한 피모오스 트랜지스터(114, 115)와, 이 두 라인 L1,L2에 공급되는 신호를 증폭하기 위한 센스앰프(118)로 구성된다.
도 1과 도 2를 연관시켜 동작을 살펴보면, 라이트 동작시 상기 외부클럭신호 XCK를 입력으로 하여 라이트 인에이블신호 ψWE를 라이트 펄스 발생기(105)에서 출력하고 라이트 인에이블신호 ψWE가 활성화되는 기간동안 비트라인쌍 BL,를 디벨롭(Develope)시켜 셀에 데이타를 기입하게 되고, 라이트 동작이 종료되면, 그 종료되는 신호에 응답하여 비트라인쌍 BL,를 모아주는 신호인를 출력하여 비트라인쌍 BL,을 모아준다. 그리하여 그 다음 리드동작시 비트라인쌍 BL,이 데이타에 따라 잘 디벨롭될 수 있게 유지를 해준다. 여기서 라이트 인에이블신호 ψWE와 라이트 리커버리신호는 그 스피드와 펄스폭이 미리 고정되어 있고, 또한 사이클 시간이 줄어들거나 늘어나도 변하지 않는다. 따라서, 사이클 시간이 줄어들 경우에는 라이트 동작이 끝나고 리드동작으로 넘어갈때에 비트라인쌍 BL,이 제대로 모아지지 않는 상태에서 리드 동작이 되므로 페일(Fail)이 발생하게 되고, 사이클 시간이 늘어날 경우에는 라이트 인에이블신호 ψWE와 라이트 리커버리신호가 고정되어 있어 어느 정도의 시간만 라이트되고 라이트 리커버리시간이 되므로 전체 사이클중 라이트동작과 라이트 리커버리동작을 수행하는 시간을 제외한 나머지 시간을 낭비하게 된다. 즉 라이트 리커버리 시간은 길면 길수록 유리한데 그 나머지 시간을 라이트 리커버리 시간으로 쓰지 못하고 낭비하는 것이 되어 전체적으로 사이클 시간을 개선하는데는 한계가 있다.
본 발명의 목적은 라이트 인에이블시간과 라이트 리커버리의 활성화시간을 유동적으로 변화시킬 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 외부 클럭신호의 주기의 변화에 따라 라이트 인에이블신호와 라이트 리커버리신호가 일정비율로 변화시킬 수 있는 반도체 메모리 장치를 제공함에 있다.
도 1은 종래기술에 따라 라이트 리커버리 시간을 확보하기 위해 요구되는 개략적인 회로도.
도 2는 도 1에 대한 출력 타이밍도.
도 3은 본 발명의 실시예에 따라 라이트 리커버리 시간을 확보하기 위해 요구되는 개략적인 회로도.
도 4는 도 3에 대한 출력 타이밍도.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 3은 본 발명의 실시예에 따라 라이트 리커버리 동작을 수행하기 위해 요구된느 회로도이고, 도 4는 도 3에 대한 출력 타이밍도이다.
도 3을 참조하여 구성을 살펴보면, 종래와 비교하여 크게 달라진 점은 위상동기루프(Phase Locked Loop)를 이용한 제1 및 제2펄스 발생기(301,302)를 사용한다는 점이다. 이 위상동기루프는 입력되는 신호의 변화에 따라 그에 상응하는 펄스를 출력한다는 것이다. 드라이버(303)은 상기 제1 및 제2펄스 발생기(301,302)로 부터 각기 출력되는 φWE와및 데이타신호 DIN,에 응답하여 대응되는 데이타라인 L1, L2를 활성화시킨다. 이 드라이버(303)를 구성하는 낸드게이트들(106,108)과 인버어터들(107,109) 및 피모오스 트랜지스터들(114)(116)은 외부로 부터 입력되는 신호에 응답하여 종래와 동일한 동작을 수행한다.
도 3과 도4를 참조하여 동작을 살펴보면, 상기 제1펄스 발생기(301)로 부터 출력되는 라이트 인에이블신호 φWE가 활성화되는 동안 라이트동작을 수행하고, 제2펄스 발생기로 부터 출력되는 라이트 리커버리 신호가 활성화되는 구간동안 라이트 리커버리를 수행한다. 여기서 라이트 인에이블신호 φWE와 라이트 리커버리신호는 그 스피드와 펄스폭이 미리 정해지는 것이 아니라 사이클 주기의 변화에 따라 유동적으로 변할 수 있다. 예를 들어 도 4에서 보는 바와 같이 전체 사이클 시간이 T1이라고 할때 라이트 인에이블신호 φWE가 활성화되는 구간을 뺀 구간동안 라이트 리커버리신호를 발생시키므로 전체 사이클에서 어떠한 시간도 손실없이 라이트동작과 라이트 리커버리 동작을 수행할 수 있게 된다. 여기서 사이클 시간 T1이 변한다해도 라이트 리커버리 신호가 활성화되는 시간이 그 변화된 비율만큼 변화하므로 전체 라이트 리커버리시간을 개선시킬 수 있다.
한편, 본 발명에서 라이트 인에이블신호 φWE에 의해 라이트 동작이 수행되고, 라이트 리커버리신호에 의해 라이트 리커버리동작을 수행하는 것은 종래기술에서와 마찬가지로 동일하다. 여기서, 위상동기루프를 이용하여 라이트 리커버리동작을 개선시킬 수 있는 또 하나의 방법은 라이트 인에이블신호 φWE가 활성화되는 구간을 고정하는 것이 아니라 라이트 인에이블신호 φWE와 라이트 리커버리신호를 전체 사이클 시간 T1에 대해 일정한 비율로 분주하여 발생시키는 방법이다. 전체 사이클 시간 T1에 대해서 φWE :의 비율로 정해지면 사이클 시간이 짧아지거나 늘어남에 따라 그 비율이 일정하므로 그 펄스폭이 유동적으로 변하여 타이밍의 손실없이 라이트와 라이트 리커버리를 수행할 수 있어 전체적인 사이클 시간을 개선할 수 있고, 라이트 리커버리 때문에 사이클 시간이 제한받는 것을 개선할 수 있다.
전술한 바와 같이, 본 발명은 라이트 인에이블시간과 라이트 리커버리의 활성화시간을 유동적으로 변화시킬 수 있는 이점을 가진다. 또한, 본 발명은 외부 클럭신호의 주기의 변화에 따라 라이트 인에이블신호와 라이트 리커버리신호가 일정비율로 변화시킬 수 있는 이점을 가진다.
Claims (6)
- 반도체 메모리 장치에 있어서, 외부클럭에 응답하여 라이트 인에이블신호를 제공하는 라이트 펄스 발생기와, 상기 외부클럭에 응답하여, 상기 외부클럭의 한 주기에서 상기 라이트 인에이블신호가 활성화되는 시간을 뺀 시간동안 활성화되는 라이트 리커버리신호를 제공하는 라이트 리커버리 펄스 발생기와, 상기 라이트 인에이블신호와 데이타 신호에 응답하여 선택된 메모리 셀과 접속된 비트라인쌍을 디벨롭시키고, 상기 라이트 리커버리신호에 응답하여 상기 디벨롭된 비트라인쌍을 제1레벨로 모아주는 드라이버를 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 라이트 펄스 발생기는 상기 외부클럭에 응답하여 동작하는 위상동기루프를 이용한 회로임을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 라이트 리커버리 펄스 발생기는 상기 외부클럭에 응답하여 동작하는 위상동기루프를 이용한 회로임을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 드라이버는 상기 라이트 인에이블신호와 데이타 신호에 응답하여 각기 대응되는 비트라인쌍에 하이레벨과 로우레벨의 펄스를 제공하는 논리회로부와, 상기 라이트 리커버리신호에 응답하여 상기 비트라인쌍을 전원전압레벨로 등화시키는 등화부로 구성됨을 특징으로 하는 반도체 메모리 장치.
- 제4항에 있어서, 상기 논리회로부는 상기 라이트 인에이블신호와 데이타 신호를 각기 입력으로 하는 제1 및 제2낸드게이트와, 이 제1 및 제2낸드게이트의 출력단자에 각기 접속된 인버어터들로 구성됨을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 제1레벨은 하이레벨임을 특징으로 하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048503A KR100197575B1 (ko) | 1996-10-25 | 1996-10-25 | 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048503A KR100197575B1 (ko) | 1996-10-25 | 1996-10-25 | 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980029257A KR19980029257A (ko) | 1998-07-25 |
| KR100197575B1 true KR100197575B1 (ko) | 1999-06-15 |
Family
ID=19479023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960048503A KR100197575B1 (ko) | 1996-10-25 | 1996-10-25 | 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197575B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487522B1 (ko) * | 2002-04-01 | 2005-05-03 | 삼성전자주식회사 | 반도체 메모리 장치의 동작 주파수에 따라 기입 회복시간을 제어하는 프리차아지 제어 회로 및 기입 회복 시간제어 방법 |
-
1996
- 1996-10-25 KR KR1019960048503A patent/KR100197575B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980029257A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100240539B1 (ko) | 입력 버퍼 회로의 소모 전류가 저감된 동기형 반도체 기억 장치 | |
| KR100247873B1 (ko) | 반도체 기억 장치와 데이터 독출 및 기록 방법 | |
| US5384750A (en) | Data output buffer of a synchronous semiconductor memory device | |
| US4862348A (en) | Microcomputer having high-speed and low-speed operation modes for reading a memory | |
| KR960012012A (ko) | 동기형 반도체 기억 장치 | |
| KR100288516B1 (ko) | 반도체 기억 장치 | |
| US5295117A (en) | Semiconductor memory device and method for controlling an output buffer utilizing an address transition detector | |
| KR100247578B1 (ko) | 레지스터의 수가 감소된 동기식 반도체 메모리 | |
| KR910005585B1 (ko) | 동기식 반도체 기억 장치 | |
| JP3406698B2 (ja) | 半導体装置 | |
| US5111078A (en) | Input circuit for logic circuit having node and operating method therefor | |
| KR100327858B1 (ko) | 동기형 반도체 기억 장치 | |
| EP0080902A2 (en) | Semiconductor memory device | |
| US5959910A (en) | Sense amplifier control of a memory device | |
| KR100310715B1 (ko) | 동기형반도체기억장치 | |
| USRE36532E (en) | Synchronous semiconductor memory device having an auto-precharge function | |
| JP3814381B2 (ja) | 半導体メモリ装置 | |
| KR100197575B1 (ko) | 반도체 메모리 장치 | |
| JPS63149898A (ja) | メモリの出力回路の自己同期デバイス | |
| US6226222B1 (en) | Synchronous semiconductor memory device having a function for controlling sense amplifiers | |
| KR100227294B1 (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
| JP2001243797A (ja) | 半導体装置及びその試験方法 | |
| KR0137341B1 (ko) | 리셋 기능을 가지는 동기식 반도체 메모리 장치 | |
| KR100525909B1 (ko) | 데이터 입력 버퍼 | |
| KR100190099B1 (ko) | 데이터 라인 등화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080201 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |