JP2605576B2 - 同期型半導体メモリ - Google Patents
同期型半導体メモリInfo
- Publication number
- JP2605576B2 JP2605576B2 JP5077237A JP7723793A JP2605576B2 JP 2605576 B2 JP2605576 B2 JP 2605576B2 JP 5077237 A JP5077237 A JP 5077237A JP 7723793 A JP7723793 A JP 7723793A JP 2605576 B2 JP2605576 B2 JP 2605576B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- input
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 230000000630 rising effect Effects 0.000 claims description 34
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 25
- 230000004913 activation Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 4
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 4
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 4
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 4
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009849 deactivation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100532856 Arabidopsis thaliana SDRA gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体メモリに関し、
特に、同期型半導体メモリの、外部入力信号ＣＬＫの処
理に関する。
特に、同期型半導体メモリの、外部入力信号ＣＬＫの処
理に関する。
【０００２】
【従来の技術】従来の半導体メモリは、他の中央演算装
置ＣＰＵや、ゲートアレイ、等が、システムクロックに
同期した動作を行っていたのに対し、非同期で動作し、
他のＩＣ，ＬＳＩの動作の著しく異なる制御を必要とし
ていた。すなわち、電源端子，接地端子，アドレスｐｉ
ｎ群，入出力ｐｉｎ群の他に、制御ｐｉｎとしてのＲＡ
Ｓ（ロウアドレスストローブ信号）、ＣＡＳ（カラムア
ドレスストローブ信号）、ＷＥ（ライトイネーブル信
号）、ＯＥ（アウトプットイネーブル信号）等を有し、
これらのｐｉｎの状態、つまり、ロウレベルであるか、
ハイレベルであるかによって、内部状態を規定する、レ
ベル入力判定素子であった。
置ＣＰＵや、ゲートアレイ、等が、システムクロックに
同期した動作を行っていたのに対し、非同期で動作し、
他のＩＣ，ＬＳＩの動作の著しく異なる制御を必要とし
ていた。すなわち、電源端子，接地端子，アドレスｐｉ
ｎ群，入出力ｐｉｎ群の他に、制御ｐｉｎとしてのＲＡ
Ｓ（ロウアドレスストローブ信号）、ＣＡＳ（カラムア
ドレスストローブ信号）、ＷＥ（ライトイネーブル信
号）、ＯＥ（アウトプットイネーブル信号）等を有し、
これらのｐｉｎの状態、つまり、ロウレベルであるか、
ハイレベルであるかによって、内部状態を規定する、レ
ベル入力判定素子であった。
【０００３】一方、ＣＰＵの高速化、その他周辺回路用
ＬＳＩの高速化に伴い、メモリの高速化、とりわけ、デ
ータ転送速度の高速化が求められる様になり、種々の高
速半導体メモリが提案され、一部試作されている。この
中の１つが、同期型半導体メモリであるシンクロナスＤ
ＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤｙｎａｍｉｃＲａ
ｎｄｕｍｎ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）＝ＳＤＲＡ
Ｍであり、装置のシステムクロックに同期した制御命令
入力を行い、データの入出力もシステムクロックに同期
して行なうものである。つまり、従来から存在するＲＡ
Ｓ，ＣＡＳ，ＷＥ、等の制御信号を、システムのクロッ
クであるＣＬＫ ｐｉｎ入力の立ち上りエッジに同期し
て入力し、これらの入力ｐｉｎのＨｉｇｈレベル、Ｌｏ
ｗレベルの組み合わせによって、制御命令（コマンド）
を意味づけ決定し、アドレスや、入力データも、このＣ
ＬＫの立ち上りエッジに同期して入力するパルス入力型
素子である。
ＬＳＩの高速化に伴い、メモリの高速化、とりわけ、デ
ータ転送速度の高速化が求められる様になり、種々の高
速半導体メモリが提案され、一部試作されている。この
中の１つが、同期型半導体メモリであるシンクロナスＤ
ＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤｙｎａｍｉｃＲａ
ｎｄｕｍｎ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）＝ＳＤＲＡ
Ｍであり、装置のシステムクロックに同期した制御命令
入力を行い、データの入出力もシステムクロックに同期
して行なうものである。つまり、従来から存在するＲＡ
Ｓ，ＣＡＳ，ＷＥ、等の制御信号を、システムのクロッ
クであるＣＬＫ ｐｉｎ入力の立ち上りエッジに同期し
て入力し、これらの入力ｐｉｎのＨｉｇｈレベル、Ｌｏ
ｗレベルの組み合わせによって、制御命令（コマンド）
を意味づけ決定し、アドレスや、入力データも、このＣ
ＬＫの立ち上りエッジに同期して入力するパルス入力型
素子である。
【０００４】この様な同期型メモリを実現することによ
り、メモリに対するデータの入出力転送速度が大幅に向
上し、従来のＦａｓｔ ＰａｇｅモードＤＲＡＭの４倍
程度にパフォーマンスが向上することになる。本発明で
は、何故転送速度が向上するかについては、言及しない
が、同期型半導体メモリの使い易さの向上をはかるため
外部入力信号ＣＫＥ ｐｉｎ（クロックイネーブル信
号）と、システムクロックＣＬＫ ｐｉｎの信号処理に
ついて、述べる。
り、メモリに対するデータの入出力転送速度が大幅に向
上し、従来のＦａｓｔ ＰａｇｅモードＤＲＡＭの４倍
程度にパフォーマンスが向上することになる。本発明で
は、何故転送速度が向上するかについては、言及しない
が、同期型半導体メモリの使い易さの向上をはかるため
外部入力信号ＣＫＥ ｐｉｎ（クロックイネーブル信
号）と、システムクロックＣＬＫ ｐｉｎの信号処理に
ついて、述べる。
【０００５】
【発明が解決しようとする課題】本発明の同期型半導体
メモリは、第１の外部入力信号（クロック信号）と、前
記第１の外部入力信号を制御する第２の外部入力信号
（クロックイネーブル信号）と、第３の外部入力信号
（ロウアドレスストローブ信号）と、第４の外部入力信
号（カラムアドレスストローブ信号）と、第５の外部入
力信号（ライトイネーブル信号）と、第６の外部入力信
号（チップセレクト信号）と、第７の外部入力信号（ア
ドレス入力信号群）と、第８の外部入力信号（入出力デ
ータ信号群）と、電源端子および接地端子とを有し、前
記第１の外部入力信号の立ち上がりエッジに同期して前
記第３，第４，第５の外部入力信号を入力し、各々外部
入力信号のハイレベルまたはロウレベルの組み合わせに
より制御命令を決定し、前記第６の外部入力信号のレベ
ルにより前記制御命令の有効または無効を決定し、前記
制御命令の入力時に必要に応じて前記制御命令入力と同
様に前記第７の外部入力信号群および前記第８の外部入
出力信号群を前記第１の外部入力信号の立ち上がりエッ
ジに同期して入力する。そして、前記第１の外部入力信
号が入力される第１の初段回路と、前記第２の外部入力
信号が入力される第２の初段回路と、前記第１の初段回
路の出力である第１の出力信号と、前記第２の初段回路
の出力である第２の出力信号と、前記第１の出力信号を
入力の一つとする第１の制御回路と、前記第２の出力信
号を入力の一つとする第２の制御回路とを備え、前記第
１の制御回路が前記第１の外部入力信号の立ち上がりエ
ッジによってワンショット信号を発生する第１および第
２のワンショット信号発生回路で構成され、前記第２の
制御回路は前記第１ワンショット信号発生回路の出力で
ある第３の出力信号が当該第２の制御回路の制御信号と
して入力されて第４の出力信号を出力し、前記第２のワ
ンショット信号発生回路は前記第４の出力信号が当該第
２のワンショット信号発生回路の制御信号として入力さ
れて前記第４の出力信号のハイレベルまたはロウレベル
によって第５の出力信号を発生させるか否かを制御し、
さらに、当該第５の出力信号は、前記第３の出力信号と
同時に発生されかつ同一のワンショット幅をもち、前記
同期型半導体メモリの内部制御信号として用いられるこ
とを特徴とする。また、前記第２の制御回路が、前記第
２の初段回路の前記第２の出力信号をゲート入力とし前
記第１のワンショット信号発生回路の前記第３の出力信
号をクロック入力として用いるＤ型フリップフロップ回
路とＤ型ラッチ回路とのシリアル接続により構成され、
当該第２の制御回路の出力である前記第４の出力信号を
前記Ｄ型ラッチ回路から出力する。さらに、前記第２の
初段回路の前記第２の出力信号，前記第２の制御回路の
前記第４の出力信号，および前記Ｄ型フリップフロップ
回路の出力である第６の出力信号が入力される第３の制
御回路を備え、当該第３の制御回路は、前記第３乃至第
８の外部入力信号をそれぞれ入力信号とする各々の初段
回路の活性化信号を出力するものである。さらに本発明
の基本的な思想によれば、クロック信号およびクロック
イネーブル信号を受け、前記クロックイネーブル信号が
第１の論理レベルにある間に現れる前記クロック信号の
各クロックに同期しかつその幅が各クロックのクロック
幅よりも狭いワンショット信号を発生するために、前記
クロック信号を受け当該クロック信号の各クロックに同
期しかつその幅が前記ワンショット信号として要求され
る幅をもった信号を発生する第１の手段と、前記クロッ
クイネーブル信号および前記第１の手段からの信号を受
け前記クロックイネーブル信号が前記第１の論理レベル
をとる間前記第１の手段からの信号の出力を許可して前
記ワンショット信号として発生する第２の手段とを有す
ることを特徴とする。
メモリは、第１の外部入力信号（クロック信号）と、前
記第１の外部入力信号を制御する第２の外部入力信号
（クロックイネーブル信号）と、第３の外部入力信号
（ロウアドレスストローブ信号）と、第４の外部入力信
号（カラムアドレスストローブ信号）と、第５の外部入
力信号（ライトイネーブル信号）と、第６の外部入力信
号（チップセレクト信号）と、第７の外部入力信号（ア
ドレス入力信号群）と、第８の外部入力信号（入出力デ
ータ信号群）と、電源端子および接地端子とを有し、前
記第１の外部入力信号の立ち上がりエッジに同期して前
記第３，第４，第５の外部入力信号を入力し、各々外部
入力信号のハイレベルまたはロウレベルの組み合わせに
より制御命令を決定し、前記第６の外部入力信号のレベ
ルにより前記制御命令の有効または無効を決定し、前記
制御命令の入力時に必要に応じて前記制御命令入力と同
様に前記第７の外部入力信号群および前記第８の外部入
出力信号群を前記第１の外部入力信号の立ち上がりエッ
ジに同期して入力する。そして、前記第１の外部入力信
号が入力される第１の初段回路と、前記第２の外部入力
信号が入力される第２の初段回路と、前記第１の初段回
路の出力である第１の出力信号と、前記第２の初段回路
の出力である第２の出力信号と、前記第１の出力信号を
入力の一つとする第１の制御回路と、前記第２の出力信
号を入力の一つとする第２の制御回路とを備え、前記第
１の制御回路が前記第１の外部入力信号の立ち上がりエ
ッジによってワンショット信号を発生する第１および第
２のワンショット信号発生回路で構成され、前記第２の
制御回路は前記第１ワンショット信号発生回路の出力で
ある第３の出力信号が当該第２の制御回路の制御信号と
して入力されて第４の出力信号を出力し、前記第２のワ
ンショット信号発生回路は前記第４の出力信号が当該第
２のワンショット信号発生回路の制御信号として入力さ
れて前記第４の出力信号のハイレベルまたはロウレベル
によって第５の出力信号を発生させるか否かを制御し、
さらに、当該第５の出力信号は、前記第３の出力信号と
同時に発生されかつ同一のワンショット幅をもち、前記
同期型半導体メモリの内部制御信号として用いられるこ
とを特徴とする。また、前記第２の制御回路が、前記第
２の初段回路の前記第２の出力信号をゲート入力とし前
記第１のワンショット信号発生回路の前記第３の出力信
号をクロック入力として用いるＤ型フリップフロップ回
路とＤ型ラッチ回路とのシリアル接続により構成され、
当該第２の制御回路の出力である前記第４の出力信号を
前記Ｄ型ラッチ回路から出力する。さらに、前記第２の
初段回路の前記第２の出力信号，前記第２の制御回路の
前記第４の出力信号，および前記Ｄ型フリップフロップ
回路の出力である第６の出力信号が入力される第３の制
御回路を備え、当該第３の制御回路は、前記第３乃至第
８の外部入力信号をそれぞれ入力信号とする各々の初段
回路の活性化信号を出力するものである。さらに本発明
の基本的な思想によれば、クロック信号およびクロック
イネーブル信号を受け、前記クロックイネーブル信号が
第１の論理レベルにある間に現れる前記クロック信号の
各クロックに同期しかつその幅が各クロックのクロック
幅よりも狭いワンショット信号を発生するために、前記
クロック信号を受け当該クロック信号の各クロックに同
期しかつその幅が前記ワンショット信号として要求され
る幅をもった信号を発生する第１の手段と、前記クロッ
クイネーブル信号および前記第１の手段からの信号を受
け前記クロックイネーブル信号が前記第１の論理レベル
をとる間前記第１の手段からの信号の出力を許可して前
記ワンショット信号として発生する第２の手段とを有す
ることを特徴とする。
【０００６】又、同期型メモリの特徴である、バースト
動作中においても、ＣＬＫの周期を、変更することが容
易でなければ、出力データの有効期間も、ＣＬＫの高速
化につれて短くなり、外部回路でのラッチも、高速に行
なわなくてはならないという問題点が存在する。
動作中においても、ＣＬＫの周期を、変更することが容
易でなければ、出力データの有効期間も、ＣＬＫの高速
化につれて短くなり、外部回路でのラッチも、高速に行
なわなくてはならないという問題点が存在する。
【０００７】
【課題を解決するための手段】本発明の同期型半導体メ
モリは、第１の外部入力基準信号ＣＬＫ（クロック）
と、前記第１の外部入力基準信号ＣＬＫを制御する第２
の外部入力信号ＣＫＥ（クロックイネーブル）と、第３
の外部入力信号ＲＡＳ（ロウアドレスストローブ信号）
と、第４の外部入力信号ＣＡＳ（カラムアドレスストロ
ーブ信号）と、第５の外部入力信号ＷＥ（ライトイネー
ブル信号）と、第６の外部入力信号ＣＳ（チップセレク
ト信号）と、第７の外部入力信号群Ａ0 〜ＡN （アドレ
ス入力信号群）と、第８の外部入出力信号群ＤＱ0 〜Ｄ
ＱM （入出力データ信号群）と、電源端子，接地端子と
を有し、前記第１の外部入力基準信号ＣＬＫの立ち上り
エッジに同期して、前記第３，第４及び第５の外部入力
信号であるＲＡＳ，ＣＡＳ，ＷＥを入力して、各々のハ
イレベル、又はロウレベルの組み合わせにより、制御命
令を決定し、前記第６の外部入力信号ＣＳのレベルによ
り、前記制御命令の有効，無効を決定し、前記制御命令
の入力時に、必要に応じて前記第７の外部入力信号群Ａ
0 〜ＡN および前記第８の外部入出力信号群ＤＱ0 〜Ｄ
ＱM を前記制御命令入力と同様に前記第１の外部入力基
準信号ＣＬＫの立ち上りエッジに同期して入力する同期
型のランダムアクセスメモリにおいて、前記第１の外部
入力基準信号ＣＬＫを入力信号とする第１の初段回路
と、前記第２の外部入力信号ＣＫＥを入力信号とする第
２の初段回路と、前記第１の初段回路の出力信号φ
1 と、前記第２の初段回路の出力信号φ2 と、前記第１
の出力信号φ1 を入力信号の１つとする第１の制御回路
と、前記第２の出力信号φ2 を入力信号の１つとする第
２の制御回路とを有し、前記第１の制御回路の一部を、
前記第１の外部入力基準信号ＣＬＫの立ち上りエッジに
よって発生するワンショット信号発生回路とし、前記第
１の制御回路として、入力信号を前記第１の出力信号φ
1 を用い、前記第１の外部入力基準信号ＣＬＫの立ち上
りエッジによって発生する第１及び第２のワンショット
信号発生回路により構成される回路とし、第１のワンシ
ョット信号発生回路の出力信号φ3 を前記第２の制御回
路の制御信号として用い、前記第２のワンショット信号
発生回路の入力信号として、前記第２のワンショット信
号発生回路の制御信号として、前記第２の制御回路の第
４の出力信号φ4 を用いて、前記第４の出力信号φ4 の
ハイレベル，ロウレベルによって、第２のワンショット
信号発生回路の第５の出力信号φ5 を発生させるか否か
を決定し、さらに、前記第１のワンショット信号発生回
路の第３の出力信号φ3 と、前記第２のワンショット信
号発生回路の第５の出力信号φ5 とを、第５の出力信号
φ5 を発生させる場合には、同時に発生させ、第３の出
力信号φ3 と、前記第５の出力信号φ5 のワンショット
幅を同一にすることを特徴とし、さらに、前記第２の制
御回路として、入力信号を前記第２の初段回路の第２の
出力信号φ2 とし、クロック信号及びゲート信号として
前記第１のワンショット信号発生回路の第３の出力信号
φ3 を用いる第１のＤ型フリップフロップ回路と、第１
のＤ型ラッチ回路のシリアル接続として構成し、前記第
１のＤ型ラッチ回路の出力信号を前記第２の制御回路の
第４の出力信号φ4 として用い、前記第１の制御回路の
第２のワンショット信号発生回路の制御信号として用
い、前記第２の初段回路の出力信号φ2 、前記第２の制
御回路の出力信号である前記第４の出力信号φ4 及び前
記第２の制御回路中、前記第１のＤ型フリップフロップ
回路の第６の出力信号φ6 とを入力信号とし、前記外部
入力信号であるＲＡＳ，ＣＡＳ，ＷＥ，ＣＳ，Ａ0 〜Ａ
N 、及びＤＱ0 〜ＤＱM を入力信号とする各々の初段回
路の活性化信号φ7 を出力信号とする第３の制御回路を
有する。
モリは、第１の外部入力基準信号ＣＬＫ（クロック）
と、前記第１の外部入力基準信号ＣＬＫを制御する第２
の外部入力信号ＣＫＥ（クロックイネーブル）と、第３
の外部入力信号ＲＡＳ（ロウアドレスストローブ信号）
と、第４の外部入力信号ＣＡＳ（カラムアドレスストロ
ーブ信号）と、第５の外部入力信号ＷＥ（ライトイネー
ブル信号）と、第６の外部入力信号ＣＳ（チップセレク
ト信号）と、第７の外部入力信号群Ａ0 〜ＡN （アドレ
ス入力信号群）と、第８の外部入出力信号群ＤＱ0 〜Ｄ
ＱM （入出力データ信号群）と、電源端子，接地端子と
を有し、前記第１の外部入力基準信号ＣＬＫの立ち上り
エッジに同期して、前記第３，第４及び第５の外部入力
信号であるＲＡＳ，ＣＡＳ，ＷＥを入力して、各々のハ
イレベル、又はロウレベルの組み合わせにより、制御命
令を決定し、前記第６の外部入力信号ＣＳのレベルによ
り、前記制御命令の有効，無効を決定し、前記制御命令
の入力時に、必要に応じて前記第７の外部入力信号群Ａ
0 〜ＡN および前記第８の外部入出力信号群ＤＱ0 〜Ｄ
ＱM を前記制御命令入力と同様に前記第１の外部入力基
準信号ＣＬＫの立ち上りエッジに同期して入力する同期
型のランダムアクセスメモリにおいて、前記第１の外部
入力基準信号ＣＬＫを入力信号とする第１の初段回路
と、前記第２の外部入力信号ＣＫＥを入力信号とする第
２の初段回路と、前記第１の初段回路の出力信号φ
1 と、前記第２の初段回路の出力信号φ2 と、前記第１
の出力信号φ1 を入力信号の１つとする第１の制御回路
と、前記第２の出力信号φ2 を入力信号の１つとする第
２の制御回路とを有し、前記第１の制御回路の一部を、
前記第１の外部入力基準信号ＣＬＫの立ち上りエッジに
よって発生するワンショット信号発生回路とし、前記第
１の制御回路として、入力信号を前記第１の出力信号φ
1 を用い、前記第１の外部入力基準信号ＣＬＫの立ち上
りエッジによって発生する第１及び第２のワンショット
信号発生回路により構成される回路とし、第１のワンシ
ョット信号発生回路の出力信号φ3 を前記第２の制御回
路の制御信号として用い、前記第２のワンショット信号
発生回路の入力信号として、前記第２のワンショット信
号発生回路の制御信号として、前記第２の制御回路の第
４の出力信号φ4 を用いて、前記第４の出力信号φ4 の
ハイレベル，ロウレベルによって、第２のワンショット
信号発生回路の第５の出力信号φ5 を発生させるか否か
を決定し、さらに、前記第１のワンショット信号発生回
路の第３の出力信号φ3 と、前記第２のワンショット信
号発生回路の第５の出力信号φ5 とを、第５の出力信号
φ5 を発生させる場合には、同時に発生させ、第３の出
力信号φ3 と、前記第５の出力信号φ5 のワンショット
幅を同一にすることを特徴とし、さらに、前記第２の制
御回路として、入力信号を前記第２の初段回路の第２の
出力信号φ2 とし、クロック信号及びゲート信号として
前記第１のワンショット信号発生回路の第３の出力信号
φ3 を用いる第１のＤ型フリップフロップ回路と、第１
のＤ型ラッチ回路のシリアル接続として構成し、前記第
１のＤ型ラッチ回路の出力信号を前記第２の制御回路の
第４の出力信号φ4 として用い、前記第１の制御回路の
第２のワンショット信号発生回路の制御信号として用
い、前記第２の初段回路の出力信号φ2 、前記第２の制
御回路の出力信号である前記第４の出力信号φ4 及び前
記第２の制御回路中、前記第１のＤ型フリップフロップ
回路の第６の出力信号φ6 とを入力信号とし、前記外部
入力信号であるＲＡＳ，ＣＡＳ，ＷＥ，ＣＳ，Ａ0 〜Ａ
N 、及びＤＱ0 〜ＤＱM を入力信号とする各々の初段回
路の活性化信号φ7 を出力信号とする第３の制御回路を
有する。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の同期型半導体メモリのＣ
ＬＫ制御部を示すブロックダイヤグラムである。第１及
び第２の初段回路と、第１及び第２のワンショット信号
発生回路より成る第１の制御回路と、第１のＤ型フリッ
プフロップ及び第１のＤ型ラッチ回路より成る第２の制
御回路と、第３の制御回路より構成されている。第１及
び第２の初段回路の実施例の１つを図２に示す。この回
路は、イネーブル信号φe 付きのカレントミラー型の入
力初段回路である。イネーブル信号φe が“Ｈ”レベル
のとき、この入力初段回路は、オフ状態である。すなわ
ち、ｐ−ｃｈ型トランジスタＱ1 及びＱ2 はＯＦＦ、Ｎ
−ｃｈトランジスタＱ9 はＯＮ状態であり、出力信号φ
out は、“Ｈ”レベルとなっている。逆に、イネーブル
信号φe が“Ｌ”レベルのときは、トランジスタＱ1 ，
Ｑ2 はＯＮ状態、トランジスタＱ9 はＯＦＦ状態となっ
ており、カレトミラー型入力初段回路はイネーブル状態
となる。ここで、Ｎ−ｃｈトランジスタＱ7 及びＱ
8 は、入力信号φinと、電源ＶCCレベルとのレベル差に
より、生じる可能性のあるトランジスタ耐圧破壊を防止
するトランジスタであり、レファレンス入力信号φr 側
にも、対象性を保持するために付加している。トランジ
スタＱ3 ，及びＱ4 及びＱ5 ，Ｑ6 により構成されるの
は、ごく一般的なカレントミラー型のスタティックアン
プであり、レファレンス入力φr と、入力信号φINレベ
ルとの比較により、出力信号φout のレベルが決定され
る。すなわち、φr よりφINのレベルが低い場合には、
出力信号φout レベルは、“Ｌ”レベル、高い場合に
は、“Ｈ”レベルとなる。次に、第１及び第２のワンシ
ョット信号発生回路より成る第１の制御回路の実施例の
１つを図３に示す。
る。図１は本発明の一実施例の同期型半導体メモリのＣ
ＬＫ制御部を示すブロックダイヤグラムである。第１及
び第２の初段回路と、第１及び第２のワンショット信号
発生回路より成る第１の制御回路と、第１のＤ型フリッ
プフロップ及び第１のＤ型ラッチ回路より成る第２の制
御回路と、第３の制御回路より構成されている。第１及
び第２の初段回路の実施例の１つを図２に示す。この回
路は、イネーブル信号φe 付きのカレントミラー型の入
力初段回路である。イネーブル信号φe が“Ｈ”レベル
のとき、この入力初段回路は、オフ状態である。すなわ
ち、ｐ−ｃｈ型トランジスタＱ1 及びＱ2 はＯＦＦ、Ｎ
−ｃｈトランジスタＱ9 はＯＮ状態であり、出力信号φ
out は、“Ｈ”レベルとなっている。逆に、イネーブル
信号φe が“Ｌ”レベルのときは、トランジスタＱ1 ，
Ｑ2 はＯＮ状態、トランジスタＱ9 はＯＦＦ状態となっ
ており、カレトミラー型入力初段回路はイネーブル状態
となる。ここで、Ｎ−ｃｈトランジスタＱ7 及びＱ
8 は、入力信号φinと、電源ＶCCレベルとのレベル差に
より、生じる可能性のあるトランジスタ耐圧破壊を防止
するトランジスタであり、レファレンス入力信号φr 側
にも、対象性を保持するために付加している。トランジ
スタＱ3 ，及びＱ4 及びＱ5 ，Ｑ6 により構成されるの
は、ごく一般的なカレントミラー型のスタティックアン
プであり、レファレンス入力φr と、入力信号φINレベ
ルとの比較により、出力信号φout のレベルが決定され
る。すなわち、φr よりφINのレベルが低い場合には、
出力信号φout レベルは、“Ｌ”レベル、高い場合に
は、“Ｈ”レベルとなる。次に、第１及び第２のワンシ
ョット信号発生回路より成る第１の制御回路の実施例の
１つを図３に示す。
【０００９】本回路に示す、ワンショット信号発生回路
は基本的には、奇数段のインバータにより構成されるデ
ィレイ回路と、Ｎａｎｄ回路により構成される一般的な
ものであり、ＮＯＲ回路と、他のインバータ回路と、デ
ィレイ回路とによっても容易に構成可能である。さら
に、第２のワンショット信号発生回路においては、第１
のワンショット信号発生回路において、奇数段のインバ
ータにより構成されていたディレイ回路の最終段をＮＯ
Ｒ回路としたものであり、ＮＯＲ回路を含めたディレイ
回路の段数等、ディレイ値、論理を構成するトランジス
タサイズ等の最適化を行ない、出力信号φ3 及びφ5 の
出力タイミング、及びワンショット幅は、同じ値にして
おく必要がある。図３中のＮＯＲ１は、出力信号φ5 を
発生させるか否かのイネーブル信号φ4 との論理ゲート
となっており、イネーブル信号φ4が“Ｈ”レベル時
は、ＮＯＲ１の出力は“Ｌ”レベル固定であり、従っ
て、このＮＯＲ１出力を入力信号とするＮａｎｄ２の出
力φ5 は“Ｈ”レベル固定となる。この出力信号φ
5 は、本制御回路の入力信号φ1 すなわち、ＣＬＫ入力
ピン信号の立ち上り時に、イネーブル信号φ4 が、
“Ｌ”レベルにあるとき、ワンショット“Ｌ”の信号と
なる。また、ワンショット幅は、ＮＯＲ１回路も含めた
ディレイ回路のディレイ値により、決定される。又、出
力信号φ3 は、入力信号φ1すなわちＣＬＫ入力ピン信
号の立ち上り時に、つねに発生するワンショット“Ｌ”
の信号となりワンショット幅及び発生時のタイミング
は、出力信号φ5 と同一となる。これにより、出力信号
φ5 は、次に説明するＣＫＥ入力論理をとった出力信号
φ4 によりコントロールされるＣＬＫ信号のワンショッ
ト化信号となり、同期型半導体メモリ内部のメインのコ
ントロール信号として用いることができる。又、常時外
部入力ｐｉｎ ＣＬＫの立ち上りエッジに同期して発生
する出力信号φ3 は、ＣＫＥ入力ｐｉｎの状態を、取り
込み、内部主要信号となるφ5 に、ＣＫＥ論理を取り込
むためのものであり、当然のことながら、出力信号φ5
を用いること、又は、ＣＫＥの論理を取ることは不可能
である。ここで、イネーブル信号φ4 を入力するＮＯＲ
回路は、ハザード防止のため、極力ディレイ回路の最終
段としておく必要がある。次に、第１のＤ型フリップフ
ロップと、第１のＤ型ラッチ回路によって構成される第
２の制御回路について述べる。図４に、第２の制御回路
の１実施例を示す。本実施例において、入力信号は、第
２の初段回路の出力信号φ2 及び、第１の制御回路の出
力信号φ3 である。信号φ2 は、外部入力ｐｉｎ ＣＫ
Ｅを入力信号とする図２に示すところの初段回路の出力
信号である。第１のＤ型フリップフロップは、入力信号
を、信号φ2 のインバート信号を入力信号Ｄ、クロック
信号Ｃを信号φ3 のインバート信号とする回路であり、
φ3 信号の立ち下り時に、前回φ3 信号の立ち上り時に
取り込んだφ2 信号のインバート信号φ6 を出力する半
サイクルディレイ回路となる。又、第１のＤ型ラッチ回
路は、入力信号を、第１のＤ型フリップフロップ回路の
出力信号φ6 とし、ゲート入力信号をφ3 とする回路で
あり、この出力信号は、第２の制御回路の入力信号であ
るφ2 の１クロック（サイクル）ディレイ回路となり、
出力信号φ4は、入力信号φ2 の１クロック（サイク
ル）ディレイの逆相信号となる。ここで変化点は、クロ
ック信号及びゲート信号である信号φ3 の立ち上りポイ
ントとなる。 以上の第１及び第２の初段回路と、第１
及び第２の制御回路により、同期型半導体メモリにおけ
る外部入力基準信号ＣＬＫと、外部入力信号ＣＫＥの入
力より、この２つの入力信号の論理をとった、内部の主
信号であるφ5 が実現できることになる。以後、図７に
示す様な、本発明の同期型半導体メモリにおけるクロッ
ク制御部のタイミング図によって説明する。本タイミン
グ図中、外部入力基準信号であるＣＬＫ信号は、時刻ｔ
1 において立ち上り、時刻ｔ2 において立ち下がる。以
後、時刻ｔ3 ，ｔ5 ，ｔ7 …というｔ奇数において立ち
上り、時刻ｔ4 ，ｔ6 ，ｔ8 …というｔ偶数において立
ち下っている。時刻ｔ1 において立ち上るＣＬＫ信号に
対し、外部入力信号ＣＫＥは、このとき“Ｌ”レベルで
あり、すなわち、内部主信号であるφ５は、ディセーブ
ル状態であり、発生しないことになる。ここで、ＣＬＫ
信号の立ち上りエッジに同期して発生する第１の初段回
路の出力信号φ1 は、図７に示す様に、ＣＬＫに同期し
た同様の波形が、回路の遅延時間分だけ遅く発生してい
る。又、第１のワンショット信号発生回路の出力信号φ
3 ，φ1 信号に対し、回路の遅延時間分だけ遅くなり発
生するイニシャル値“Ｈ”レベルのワンショット信号と
なる。さらに、ＣＫＥ信号を入力信号とする第２の初段
回路の出力信号φ2 は、図に示す通り、回路による遅延
時間分だけ遅い、ＣＫＥと同様な波形となる。
は基本的には、奇数段のインバータにより構成されるデ
ィレイ回路と、Ｎａｎｄ回路により構成される一般的な
ものであり、ＮＯＲ回路と、他のインバータ回路と、デ
ィレイ回路とによっても容易に構成可能である。さら
に、第２のワンショット信号発生回路においては、第１
のワンショット信号発生回路において、奇数段のインバ
ータにより構成されていたディレイ回路の最終段をＮＯ
Ｒ回路としたものであり、ＮＯＲ回路を含めたディレイ
回路の段数等、ディレイ値、論理を構成するトランジス
タサイズ等の最適化を行ない、出力信号φ3 及びφ5 の
出力タイミング、及びワンショット幅は、同じ値にして
おく必要がある。図３中のＮＯＲ１は、出力信号φ5 を
発生させるか否かのイネーブル信号φ4 との論理ゲート
となっており、イネーブル信号φ4が“Ｈ”レベル時
は、ＮＯＲ１の出力は“Ｌ”レベル固定であり、従っ
て、このＮＯＲ１出力を入力信号とするＮａｎｄ２の出
力φ5 は“Ｈ”レベル固定となる。この出力信号φ
5 は、本制御回路の入力信号φ1 すなわち、ＣＬＫ入力
ピン信号の立ち上り時に、イネーブル信号φ4 が、
“Ｌ”レベルにあるとき、ワンショット“Ｌ”の信号と
なる。また、ワンショット幅は、ＮＯＲ１回路も含めた
ディレイ回路のディレイ値により、決定される。又、出
力信号φ3 は、入力信号φ1すなわちＣＬＫ入力ピン信
号の立ち上り時に、つねに発生するワンショット“Ｌ”
の信号となりワンショット幅及び発生時のタイミング
は、出力信号φ5 と同一となる。これにより、出力信号
φ5 は、次に説明するＣＫＥ入力論理をとった出力信号
φ4 によりコントロールされるＣＬＫ信号のワンショッ
ト化信号となり、同期型半導体メモリ内部のメインのコ
ントロール信号として用いることができる。又、常時外
部入力ｐｉｎ ＣＬＫの立ち上りエッジに同期して発生
する出力信号φ3 は、ＣＫＥ入力ｐｉｎの状態を、取り
込み、内部主要信号となるφ5 に、ＣＫＥ論理を取り込
むためのものであり、当然のことながら、出力信号φ5
を用いること、又は、ＣＫＥの論理を取ることは不可能
である。ここで、イネーブル信号φ4 を入力するＮＯＲ
回路は、ハザード防止のため、極力ディレイ回路の最終
段としておく必要がある。次に、第１のＤ型フリップフ
ロップと、第１のＤ型ラッチ回路によって構成される第
２の制御回路について述べる。図４に、第２の制御回路
の１実施例を示す。本実施例において、入力信号は、第
２の初段回路の出力信号φ2 及び、第１の制御回路の出
力信号φ3 である。信号φ2 は、外部入力ｐｉｎ ＣＫ
Ｅを入力信号とする図２に示すところの初段回路の出力
信号である。第１のＤ型フリップフロップは、入力信号
を、信号φ2 のインバート信号を入力信号Ｄ、クロック
信号Ｃを信号φ3 のインバート信号とする回路であり、
φ3 信号の立ち下り時に、前回φ3 信号の立ち上り時に
取り込んだφ2 信号のインバート信号φ6 を出力する半
サイクルディレイ回路となる。又、第１のＤ型ラッチ回
路は、入力信号を、第１のＤ型フリップフロップ回路の
出力信号φ6 とし、ゲート入力信号をφ3 とする回路で
あり、この出力信号は、第２の制御回路の入力信号であ
るφ2 の１クロック（サイクル）ディレイ回路となり、
出力信号φ4は、入力信号φ2 の１クロック（サイク
ル）ディレイの逆相信号となる。ここで変化点は、クロ
ック信号及びゲート信号である信号φ3 の立ち上りポイ
ントとなる。 以上の第１及び第２の初段回路と、第１
及び第２の制御回路により、同期型半導体メモリにおけ
る外部入力基準信号ＣＬＫと、外部入力信号ＣＫＥの入
力より、この２つの入力信号の論理をとった、内部の主
信号であるφ5 が実現できることになる。以後、図７に
示す様な、本発明の同期型半導体メモリにおけるクロッ
ク制御部のタイミング図によって説明する。本タイミン
グ図中、外部入力基準信号であるＣＬＫ信号は、時刻ｔ
1 において立ち上り、時刻ｔ2 において立ち下がる。以
後、時刻ｔ3 ，ｔ5 ，ｔ7 …というｔ奇数において立ち
上り、時刻ｔ4 ，ｔ6 ，ｔ8 …というｔ偶数において立
ち下っている。時刻ｔ1 において立ち上るＣＬＫ信号に
対し、外部入力信号ＣＫＥは、このとき“Ｌ”レベルで
あり、すなわち、内部主信号であるφ５は、ディセーブ
ル状態であり、発生しないことになる。ここで、ＣＬＫ
信号の立ち上りエッジに同期して発生する第１の初段回
路の出力信号φ1 は、図７に示す様に、ＣＬＫに同期し
た同様の波形が、回路の遅延時間分だけ遅く発生してい
る。又、第１のワンショット信号発生回路の出力信号φ
3 ，φ1 信号に対し、回路の遅延時間分だけ遅くなり発
生するイニシャル値“Ｈ”レベルのワンショット信号と
なる。さらに、ＣＫＥ信号を入力信号とする第２の初段
回路の出力信号φ2 は、図に示す通り、回路による遅延
時間分だけ遅い、ＣＫＥと同様な波形となる。
【００１０】次に、第２の制御回路の出力信号であるφ
6 信号は、前述した通りに、変化点が信号φ3 の立ち下
りエッジである入力φ2 信号の逆相信号となり、もう一
つの第２の制御回路の出力信号であるφ4 信号は、変化
点が信号φ3 の立ち上りエッジである入力φ2 信号の逆
相信号となる。このφ4 信号は、例えば、時刻ｔ1 にお
ける外部信号ＣＫＥのレベル“Ｌ”（ディセーブル）
を、時刻ｔ1 時のＣＬＫ立ち上りにより発生するφ3 ワ
ンショットロウ信号によりラッチし、出力を、本、φ3
信号の立ち上り時以降として、次サイクルの時刻ｔ3 の
ＣＬＫ立ち上りにより発生するφ3 及びφ5 のワンショ
ットロウ信号の発生タイミングに備え、第２のワンショ
ット信号発生回路のイネーブル信号φ4 を、ディセーブ
ル状態の“Ｈ”状態にするものであり、従って、時刻ｔ
3 において、ＣＬＫが、立ち上る際に発生するワンショ
ット信号は、φ3 のみとなり、φ5 信号は、ｔ3 時にお
いて、イネーブル信号φ4 が、本来発生するであろうタ
イミングより十分前に“Ｈ”状態となり、さらに、φ5
信号が発生し終り、“Ｈ”レベルに戻ったであろうタイ
ミング（φ3 信号の“Ｈ”レベルへ戻るタイミング）よ
り後まで“Ｈ”状態を保持しているため、ワンショット
信号を発生せず、“Ｈ”レベルを保つことになる。これ
は、φ4 信号の変化ポイントが、本来包括しなければな
らないφ3 信号の立ち上りタイミングによって変化する
ためであり、ハザード防止の目的によるものである。さ
らに、時刻ｔ3 におけるＣＬＫ信号の立ち上り時には、
ＣＫＥ信号レベルは、“Ｈ”であるが、（イネーブル）
“Ｈ”のレベルを時刻ｔ3 のＣＬＫ立ち上りエッジによ
り発生するワンショット信号により、第２の制御回路内
でラッチし、このワンショット信号の立ち上りエッジに
より、変化させ“Ｌ”レベルにする。これにより、時刻
ｔ5 におけるＣＬＫの立ち上りエッジにより発生するワ
ンショット信号は、φ3 及びφ5 の２つとなる。この場
合にも、第１の制御回路の第２のワンショット信号発生
回路のイネーブル信号φ4 の変化は、常に、ワンショッ
ト信号φ3 の立ち上りエッジであるため注目の時刻ｔ5
のＣＬＫ立ち上りエッジにより発生するワンショット信
号の立ち下りより十分前の時刻ｔ3 におけるＣＬＫ立ち
上りエッジにより発生するワンショット信号φ3 の立ち
上りエッジにより準備し、時刻ｔ5 におけるＣＬＫ立ち
上りエッジにより発生するワンショット信号φ3 の立ち
上りエッジまでレベルを保持するため、ハザードは発生
しない。
6 信号は、前述した通りに、変化点が信号φ3 の立ち下
りエッジである入力φ2 信号の逆相信号となり、もう一
つの第２の制御回路の出力信号であるφ4 信号は、変化
点が信号φ3 の立ち上りエッジである入力φ2 信号の逆
相信号となる。このφ4 信号は、例えば、時刻ｔ1 にお
ける外部信号ＣＫＥのレベル“Ｌ”（ディセーブル）
を、時刻ｔ1 時のＣＬＫ立ち上りにより発生するφ3 ワ
ンショットロウ信号によりラッチし、出力を、本、φ3
信号の立ち上り時以降として、次サイクルの時刻ｔ3 の
ＣＬＫ立ち上りにより発生するφ3 及びφ5 のワンショ
ットロウ信号の発生タイミングに備え、第２のワンショ
ット信号発生回路のイネーブル信号φ4 を、ディセーブ
ル状態の“Ｈ”状態にするものであり、従って、時刻ｔ
3 において、ＣＬＫが、立ち上る際に発生するワンショ
ット信号は、φ3 のみとなり、φ5 信号は、ｔ3 時にお
いて、イネーブル信号φ4 が、本来発生するであろうタ
イミングより十分前に“Ｈ”状態となり、さらに、φ5
信号が発生し終り、“Ｈ”レベルに戻ったであろうタイ
ミング（φ3 信号の“Ｈ”レベルへ戻るタイミング）よ
り後まで“Ｈ”状態を保持しているため、ワンショット
信号を発生せず、“Ｈ”レベルを保つことになる。これ
は、φ4 信号の変化ポイントが、本来包括しなければな
らないφ3 信号の立ち上りタイミングによって変化する
ためであり、ハザード防止の目的によるものである。さ
らに、時刻ｔ3 におけるＣＬＫ信号の立ち上り時には、
ＣＫＥ信号レベルは、“Ｈ”であるが、（イネーブル）
“Ｈ”のレベルを時刻ｔ3 のＣＬＫ立ち上りエッジによ
り発生するワンショット信号により、第２の制御回路内
でラッチし、このワンショット信号の立ち上りエッジに
より、変化させ“Ｌ”レベルにする。これにより、時刻
ｔ5 におけるＣＬＫの立ち上りエッジにより発生するワ
ンショット信号は、φ3 及びφ5 の２つとなる。この場
合にも、第１の制御回路の第２のワンショット信号発生
回路のイネーブル信号φ4 の変化は、常に、ワンショッ
ト信号φ3 の立ち上りエッジであるため注目の時刻ｔ5
のＣＬＫ立ち上りエッジにより発生するワンショット信
号の立ち下りより十分前の時刻ｔ3 におけるＣＬＫ立ち
上りエッジにより発生するワンショット信号φ3 の立ち
上りエッジにより準備し、時刻ｔ5 におけるＣＬＫ立ち
上りエッジにより発生するワンショット信号φ3 の立ち
上りエッジまでレベルを保持するため、ハザードは発生
しない。
【００１１】ここで、ハザード防止のためには前述の様
な条件により、ワンショット信号発生回路においては、
その出力信号であるφ3 信号とφ5 信号は、同一タイミ
ングで発生し、ワンショット幅も同一でなければならな
いこととなる。又、本同期型半導体メモリにおける主信
号であるφ5 信号は、外部入力基準信号であるＣＬＫの
周期が可変であり、又、ＣＬＫ信号の“Ｈ”レベル幅、
“Ｌ”レベル幅も一定になっていない条件において、Ｃ
ＬＫ信号の“Ｈ”レベル幅が、第２のワンショット信号
発生回路のワンショット幅を決定するディレイ回路の遅
延時間よりも短い場合を除き、常に一定の“Ｈ”レベル
幅をもつ、信号とすることが出来るため、外部入力基準
信号ＣＬＫの“Ｈ”レベル幅、“Ｌ”レベル幅の長さや
比率に依存することのない信号とすることが可能であ
り、評価が容易となるという効果及び、前述の信号φ5
発生時のイネーブル信号φ4 のセットアップ側でのハザ
ード発生防止マージンは、外部入力基準信号ＣＬＫの
“Ｈ”レベル幅に依存せずに、ＣＬＫ入力のサイクルか
ら、ワンショット信号のワンショット“Ｌ”幅をひいた
値となるため、十分なマージンが存在することとなる。
な条件により、ワンショット信号発生回路においては、
その出力信号であるφ3 信号とφ5 信号は、同一タイミ
ングで発生し、ワンショット幅も同一でなければならな
いこととなる。又、本同期型半導体メモリにおける主信
号であるφ5 信号は、外部入力基準信号であるＣＬＫの
周期が可変であり、又、ＣＬＫ信号の“Ｈ”レベル幅、
“Ｌ”レベル幅も一定になっていない条件において、Ｃ
ＬＫ信号の“Ｈ”レベル幅が、第２のワンショット信号
発生回路のワンショット幅を決定するディレイ回路の遅
延時間よりも短い場合を除き、常に一定の“Ｈ”レベル
幅をもつ、信号とすることが出来るため、外部入力基準
信号ＣＬＫの“Ｈ”レベル幅、“Ｌ”レベル幅の長さや
比率に依存することのない信号とすることが可能であ
り、評価が容易となるという効果及び、前述の信号φ5
発生時のイネーブル信号φ4 のセットアップ側でのハザ
ード発生防止マージンは、外部入力基準信号ＣＬＫの
“Ｈ”レベル幅に依存せずに、ＣＬＫ入力のサイクルか
ら、ワンショット信号のワンショット“Ｌ”幅をひいた
値となるため、十分なマージンが存在することとなる。
【００１２】ここで、同期型半導体メモリにおいては、
外部入力基準信号であるＣＬＫに対し、これを内部で使
用する際に内部主信号φ5 を発生させるか否かを制御す
る外部入力信号ＣＫＥの効力は、時刻ｔ1 におけるＣＫ
Ｅレベルが、時刻ｔ3 に有効となり、又、時刻ｔ3 にお
けるＣＫＥレベルが、時刻ｔ5 において有効となってい
る様に、ＣＬＫの１サイクル後に発揮されることにな
る。本来、最もＣＫＥ信号の効力を発揮させ得るのは、
時刻ｔ1 におけるＣＫＥ信号状態を時刻ｔ1 における、
内部主信号φ5 に反映させるというものであるが、これ
を実現させるためにはメモリ内部での同期信号が存在せ
ず、（前サイクルにて発生させた主信号を使用すれば、
可能であるが、入力ＣＬＫ信号の周波数は可変であり、
次のＣＬＫ立ち上りがいつ入力されるか不明かつ、フェ
ーズロック回路を使用しても、タイムラグが発生するた
め、不可となる）自分自身で、発生する信号により、制
御することが困難であることは自明であるため、非同期
回路を使用せざるを得なくなるが、これを実現した場合
でも、数ｎＳの動作サイクルの悪化や、アクセス遅れを
招くことになってしまう。従って、同期型でかつ、確実
に、メモリ内部の主信号であるφ5 信号を発生させるた
め、１サイクル遅れでの効力発揮という仕様が、妥当で
あり、本発明は、この仕様を容易に、かつ安全に満たす
ものである。
外部入力基準信号であるＣＬＫに対し、これを内部で使
用する際に内部主信号φ5 を発生させるか否かを制御す
る外部入力信号ＣＫＥの効力は、時刻ｔ1 におけるＣＫ
Ｅレベルが、時刻ｔ3 に有効となり、又、時刻ｔ3 にお
けるＣＫＥレベルが、時刻ｔ5 において有効となってい
る様に、ＣＬＫの１サイクル後に発揮されることにな
る。本来、最もＣＫＥ信号の効力を発揮させ得るのは、
時刻ｔ1 におけるＣＫＥ信号状態を時刻ｔ1 における、
内部主信号φ5 に反映させるというものであるが、これ
を実現させるためにはメモリ内部での同期信号が存在せ
ず、（前サイクルにて発生させた主信号を使用すれば、
可能であるが、入力ＣＬＫ信号の周波数は可変であり、
次のＣＬＫ立ち上りがいつ入力されるか不明かつ、フェ
ーズロック回路を使用しても、タイムラグが発生するた
め、不可となる）自分自身で、発生する信号により、制
御することが困難であることは自明であるため、非同期
回路を使用せざるを得なくなるが、これを実現した場合
でも、数ｎＳの動作サイクルの悪化や、アクセス遅れを
招くことになってしまう。従って、同期型でかつ、確実
に、メモリ内部の主信号であるφ5 信号を発生させるた
め、１サイクル遅れでの効力発揮という仕様が、妥当で
あり、本発明は、この仕様を容易に、かつ安全に満たす
ものである。
【００１３】次に、図５に示す第３の制御回路について
説明する。本制御回路は、２つのインバータ及び３入力
Ｎａｎｄ回路により構成されている。ここではこの様な
構成をとっているが、いうまでもなく、他の制御回路、
初段回路も含め、他の構成により、同一の機能回路が実
現でき、本発明の実施例回路については、本発明の利用
範囲を限定するものではない。
説明する。本制御回路は、２つのインバータ及び３入力
Ｎａｎｄ回路により構成されている。ここではこの様な
構成をとっているが、いうまでもなく、他の制御回路、
初段回路も含め、他の構成により、同一の機能回路が実
現でき、本発明の実施例回路については、本発明の利用
範囲を限定するものではない。
【００１４】ここで、第３の制御回路の入力信号は、第
１の初段回路の出力信号φ2 と、第１のＤ型フリップフ
ロップ回路の出力信号φ6 と、第２の制御回路の出力信
号φ4 であり、論理的には、φ6 ・φ4 ・φ2 となる。
すなわち、この第３の制御回路の出力信号φ7 は、図７
のタイミング図に示す通りφ2 信号のインバート信号の
“Ｌ”又は、φ4 信号の“Ｌ”又はφ6 信号の“Ｌ”レ
ベルのいずれかにより、“Ｌ”レベル出力となるもので
ある。ここで、信号φ2 ，φ4 ，φ6 は、すべて、外部
信号ＣＫＥにより生成される信号であり、信号φ2 は、
ＣＫＥに同期し、外部入力基準信号ＣＬＫには非同期の
信号であり、信号φ4 ，φ6 は、いずれも、ＣＫＥによ
り生成されるが、そのレベル変化は、ＣＬＫ信号の立ち
上りエッジにより発生するワンショット信号φ3 により
タイミングが決定される同期信号となっている。本制御
回路の出力信号φ7 は、図２に示す初段回路の入力信号
φinをＩ／Ｏ（ＤＱ）ｐｉｎとしたデータインｐｉｎ初
段回路等のイネーブル信号φe として用いる。すなわ
ち、前述の様に、図２に示す初段回路は、イネーブル信
号φe が“Ｌ”レベルの時に、活性化状態となり入力信
号φinのレベルを出力信号φout に伝達するが、イネー
ブル信号φe が“Ｈ”レベルの時は、ｐ−ｃｈトランジ
スタＱ1 及びＱ2 がＯＦＦ状態、Ｎ−ｃｈトランジスタ
Ｑ9 がＯＮ状態となり出力信号φout を、“Ｈ”レベル
固定とするとともに、トランジスタＱ1，Ｑ3 ，Ｑ5 及
び、トランジスタＱ2 ，Ｑ4 ，Ｑ6 を通して流れる貫通
電流をカットし、消費電流の低減をはかることができ
る。ここで、φ7 信号を、初段回路のイネーブル信号と
して用いる場合には、変化タイミングが重要なポイント
となる。すなわち、この様な初段回路の活性化のために
は、イネーブル信号φe が“Ｌ”レベルに変化してか
ら、インバータＩｎｖ１のゲート信号接点が、カレント
ミラー回路の動作点になるまでには、数ｎＳの時間を要
するため、十分早く、φe を“Ｌ”レベルに変化させな
ければならない。また、本イネーブル信号φe の“Ｈ”
レベル化は、非活性化タイミングとなるが、本同期型半
導体メモリにおける主信号であるワンショット信号φ5
の活性化期間である“Ｌ”レベル期間中では、誤動作の
可能性があるため、実施できない。
１の初段回路の出力信号φ2 と、第１のＤ型フリップフ
ロップ回路の出力信号φ6 と、第２の制御回路の出力信
号φ4 であり、論理的には、φ6 ・φ4 ・φ2 となる。
すなわち、この第３の制御回路の出力信号φ7 は、図７
のタイミング図に示す通りφ2 信号のインバート信号の
“Ｌ”又は、φ4 信号の“Ｌ”又はφ6 信号の“Ｌ”レ
ベルのいずれかにより、“Ｌ”レベル出力となるもので
ある。ここで、信号φ2 ，φ4 ，φ6 は、すべて、外部
信号ＣＫＥにより生成される信号であり、信号φ2 は、
ＣＫＥに同期し、外部入力基準信号ＣＬＫには非同期の
信号であり、信号φ4 ，φ6 は、いずれも、ＣＫＥによ
り生成されるが、そのレベル変化は、ＣＬＫ信号の立ち
上りエッジにより発生するワンショット信号φ3 により
タイミングが決定される同期信号となっている。本制御
回路の出力信号φ7 は、図２に示す初段回路の入力信号
φinをＩ／Ｏ（ＤＱ）ｐｉｎとしたデータインｐｉｎ初
段回路等のイネーブル信号φe として用いる。すなわ
ち、前述の様に、図２に示す初段回路は、イネーブル信
号φe が“Ｌ”レベルの時に、活性化状態となり入力信
号φinのレベルを出力信号φout に伝達するが、イネー
ブル信号φe が“Ｈ”レベルの時は、ｐ−ｃｈトランジ
スタＱ1 及びＱ2 がＯＦＦ状態、Ｎ−ｃｈトランジスタ
Ｑ9 がＯＮ状態となり出力信号φout を、“Ｈ”レベル
固定とするとともに、トランジスタＱ1，Ｑ3 ，Ｑ5 及
び、トランジスタＱ2 ，Ｑ4 ，Ｑ6 を通して流れる貫通
電流をカットし、消費電流の低減をはかることができ
る。ここで、φ7 信号を、初段回路のイネーブル信号と
して用いる場合には、変化タイミングが重要なポイント
となる。すなわち、この様な初段回路の活性化のために
は、イネーブル信号φe が“Ｌ”レベルに変化してか
ら、インバータＩｎｖ１のゲート信号接点が、カレント
ミラー回路の動作点になるまでには、数ｎＳの時間を要
するため、十分早く、φe を“Ｌ”レベルに変化させな
ければならない。また、本イネーブル信号φe の“Ｈ”
レベル化は、非活性化タイミングとなるが、本同期型半
導体メモリにおける主信号であるワンショット信号φ5
の活性化期間である“Ｌ”レベル期間中では、誤動作の
可能性があるため、実施できない。
【００１５】当然のことながら、外部入力信号ＣＫＥに
よる初段活性化及び、非活性化は、外部入力基準信号Ｃ
ＬＫでいうところの１サイクル後に有効となるため、φ
7 信号の“Ｈ”化すなわち、データ入力ｐｉｎの初段回
路の非活性化は内部主信号φ5 と同時に変化するφ3 信
号の立ち上りエッジにて行なえば良い。つまり、第３の
制御信号の入力信号中、φ4 信号の立ち上りタイミング
が、このφ7 信号の“Ｈ”化タイミングの要求事項と一
致しているため非活性化を決定する信号として、用いて
いる。一方、イネーブル信号φ7 の活性化タイミング
は、十分な時間的余裕が必要であり、信号φ6 の“Ｌ”
化のタイミングでは十分でない可能性がある。ここで
は、各入力初段回路の活性化の時間マージンを十分とる
ため、非同期信号であるφ2 信号を用いる。すなわち、
時刻ｔ1 から時刻ｔ3 までが、１サイクルであると規定
した場合には、有効なデータ入力ｐｉｎの入力があるサ
イクルにおいて、入力初段回路の活性化は、ＣＬＫの立
ち上りである時刻ｔ3 までに行なえば良いわけではな
く、データ入力ｐｉｎのＣＬＫに対するセットアップ時
間までには行なわなければならず、前サイクルｔ1 によ
り発生するワンショット信号φ3 の立ち下りエッジよ
り、発生する信号により論理を構成した場合には、マー
ジンがなく、特に、高周波数における動作は保障できな
くなってしまうためである。信号φ2 を、初段回路の活
性化を決定するタイミングとして用いれば、ＣＫＥ信号
の活性化すなわち、“Ｈ”化に同期して、初段回路の活
性化が行なえることとなり、少くとも、ＣＫＥ信号のＣ
ＬＫ信号に対するセットアップ時間だけ、初段活性化タ
イミングに余裕ができることになる。
よる初段活性化及び、非活性化は、外部入力基準信号Ｃ
ＬＫでいうところの１サイクル後に有効となるため、φ
7 信号の“Ｈ”化すなわち、データ入力ｐｉｎの初段回
路の非活性化は内部主信号φ5 と同時に変化するφ3 信
号の立ち上りエッジにて行なえば良い。つまり、第３の
制御信号の入力信号中、φ4 信号の立ち上りタイミング
が、このφ7 信号の“Ｈ”化タイミングの要求事項と一
致しているため非活性化を決定する信号として、用いて
いる。一方、イネーブル信号φ7 の活性化タイミング
は、十分な時間的余裕が必要であり、信号φ6 の“Ｌ”
化のタイミングでは十分でない可能性がある。ここで
は、各入力初段回路の活性化の時間マージンを十分とる
ため、非同期信号であるφ2 信号を用いる。すなわち、
時刻ｔ1 から時刻ｔ3 までが、１サイクルであると規定
した場合には、有効なデータ入力ｐｉｎの入力があるサ
イクルにおいて、入力初段回路の活性化は、ＣＬＫの立
ち上りである時刻ｔ3 までに行なえば良いわけではな
く、データ入力ｐｉｎのＣＬＫに対するセットアップ時
間までには行なわなければならず、前サイクルｔ1 によ
り発生するワンショット信号φ3 の立ち下りエッジよ
り、発生する信号により論理を構成した場合には、マー
ジンがなく、特に、高周波数における動作は保障できな
くなってしまうためである。信号φ2 を、初段回路の活
性化を決定するタイミングとして用いれば、ＣＫＥ信号
の活性化すなわち、“Ｈ”化に同期して、初段回路の活
性化が行なえることとなり、少くとも、ＣＫＥ信号のＣ
ＬＫ信号に対するセットアップ時間だけ、初段活性化タ
イミングに余裕ができることになる。
【００１６】ここで、φ6 信号も入力信号の１つとし、
第３の制御回路に入力されているのは、φ2 信号が、Ｃ
ＫＥ同期，ＣＬＫ非同期信号であり、ＣＫＥの活性化
“Ｈ”ベル側のＣＬＫに対するホールド時間が規定さ
れ、これ以降の“Ｈ”レベル保持の保障がどこにも無い
ためであり、時刻ｔ1 において、ＣＫＥが“Ｈ”であっ
たことをラッチしている信号φ6 も重要な入力信号の１
つであるといえる。
第３の制御回路に入力されているのは、φ2 信号が、Ｃ
ＫＥ同期，ＣＬＫ非同期信号であり、ＣＫＥの活性化
“Ｈ”ベル側のＣＬＫに対するホールド時間が規定さ
れ、これ以降の“Ｈ”レベル保持の保障がどこにも無い
ためであり、時刻ｔ1 において、ＣＫＥが“Ｈ”であっ
たことをラッチしている信号φ6 も重要な入力信号の１
つであるといえる。
【００１７】
【発明の効果】以上説明したように、本発明は、同期型
半導体メモリにおいて、同期型半導体メモリの外部入力
基準信号であるＣＬＫ信号と、ＣＬＫ信号を制御する外
部入力信号ＣＫＥ信号とによる、同期型半導体メモリの
制御方式仕様を実現するクロック制御部の容易で、安全
でかつ小規模である回路システムを提供している。すな
わち、同期型半導体メモリにおける内部の主信号である
φ5 信号をワンショット信号とすることにより、外部入
力信号ＣＬＫの“Ｈ”レベル幅、“Ｌ”レベル幅のいか
んに係わらずに、内部の主要動作を設定できるため、設
計及び、評価の容易性を実現し、さらに、外部信号ＣＫ
Ｅの、ＣＬＫ信号に対する１サイクル遅延有効化のため
の回路を実現する上でのハザード防止等、確実な動作を
行なうための重大な効果を有する。
半導体メモリにおいて、同期型半導体メモリの外部入力
基準信号であるＣＬＫ信号と、ＣＬＫ信号を制御する外
部入力信号ＣＫＥ信号とによる、同期型半導体メモリの
制御方式仕様を実現するクロック制御部の容易で、安全
でかつ小規模である回路システムを提供している。すな
わち、同期型半導体メモリにおける内部の主信号である
φ5 信号をワンショット信号とすることにより、外部入
力信号ＣＬＫの“Ｈ”レベル幅、“Ｌ”レベル幅のいか
んに係わらずに、内部の主要動作を設定できるため、設
計及び、評価の容易性を実現し、さらに、外部信号ＣＫ
Ｅの、ＣＬＫ信号に対する１サイクル遅延有効化のため
の回路を実現する上でのハザード防止等、確実な動作を
行なうための重大な効果を有する。
【００１８】又、前述の様なＣＫＥ信号のＣＬＫ信号に
対する１サイクル前の情報をラッチし、当該サイクルに
ついて確実な内部主信号であるφ5 信号の発生制御を行
なえる回路を提供することにより、同期型半導体メモリ
における内部主信号φ5 信号により制御されるすべての
動作、例えば、ＣＫＥにより、マスクされるＣＬＫサイ
クル中は、出力データは、そのまま保持すること等を容
易に実現することが可能となる。さらに、同期型半導体
メモリにおいて各入力ピンのセットアップ時間，ホール
ド時間及びサイクル時間の特性向上から従来の非同期型
半導体メモリにおいて容易であった入力初段回路の消費
電流削減を、前述のＣＫＥ信号がＣＬＫ信号に対して１
サイクル遅延した時刻にて、有効となる回路の実現と、
これらの回路の出力信号と、非同期信号φ2 を組み合わ
せることにより実現した第３の制御回路により実現する
というきわめて有用な効果を有している。
対する１サイクル前の情報をラッチし、当該サイクルに
ついて確実な内部主信号であるφ5 信号の発生制御を行
なえる回路を提供することにより、同期型半導体メモリ
における内部主信号φ5 信号により制御されるすべての
動作、例えば、ＣＫＥにより、マスクされるＣＬＫサイ
クル中は、出力データは、そのまま保持すること等を容
易に実現することが可能となる。さらに、同期型半導体
メモリにおいて各入力ピンのセットアップ時間，ホール
ド時間及びサイクル時間の特性向上から従来の非同期型
半導体メモリにおいて容易であった入力初段回路の消費
電流削減を、前述のＣＫＥ信号がＣＬＫ信号に対して１
サイクル遅延した時刻にて、有効となる回路の実現と、
これらの回路の出力信号と、非同期信号φ2 を組み合わ
せることにより実現した第３の制御回路により実現する
というきわめて有用な効果を有している。
【図１】本発明の同期型半導体メモリのＣＬＫ制御部を
示すブロックダイヤグラム
示すブロックダイヤグラム
【図２】初段回路の１実施例
【図３】第１の制御回路の１実施例
【図４】第２の制御回路の１実施例
【図５】第３の制御回路の１実施例
【図６】本発明の同期型半導体メモリのＣＬＫ制御部を
示す回路の１実施例
示す回路の１実施例
【図７】本発明の同期型半導体メモリのクロック制御部
のタイミング図
のタイミング図
Ｑ 電界効果トランジスタ Ｉｎｖ インバータ Ｎａｎｄ ナンド回路 Ｎｏｒ ノア回路 φ 信号
Claims (4)
- 【請求項１】 第１の外部入力信号（クロック信号）
と、前記第１の外部入力信号を制御する第２の外部入力
信号（クロックイネーブル信号）と、第３の外部入力信
号（ロウアドレスストローブ信号）と、第４の外部入力
信号（カラムアドレスストローブ信号）と、第５の外部
入力信号（ライトイネーブル信号）と、第６の外部入力
信号（チップセレクト信号）と、第７の外部入力信号
（アドレス入力信号群）と、第８の外部入力信号（入出
力データ信号群）と、電源端子および接地端子とを有
し、前記第１の外部入力信号の立ち上がりエッジに同期
して前記第３，第４，第５の外部入力信号を入力し、各
々外部入力信号のハイレベルまたはロウレベルの組み合
わせにより制御命令を決定し、前記第６の外部入力信号
のレベルにより前記制御命令の有効または無効を決定
し、前記制御命令の入力時に必要に応じて前記制御命令
入力と同様に前記第７の外部入力信号群および前記第８
の外部入出力信号群を前記第１の外部入力信号の立ち上
がりエッジに同期して入力する同期型半導体メモリにお
いて、前記第１の外部入力信号が入力される第１の初段回路
と、前記第２の外部入力信号が入力される第２の初段回
路と、前記第１の初段回路の出力である第１の出力信号
と、前記第２の初段回路の出力である第２の出力信号
と、前記第１の出力信号を入力の一つとする第１の制御
回路と、前記第２の出力信号を入力の一つとする第２の
制御回路とを備え、前記第１の制御回路が前記第１の外
部入力信号の立ち上がりエッジによってワンショット信
号を発生する第１および第２のワンショット信号発生回
路で構成され、前記第２の制御回路は前記第１ワンショ
ット信号発生回路の出力である第３の出力信号が当該第
２の制御回路の制御信号として入力されて第４の出力信
号を出力し、前記第２のワンショット信号発生回路は前
記第４の出力信号が当該第２のワンショット信号発生回
路の制御信号として入力されて前記第４の出力信号のハ
イレベルまたはロウレベルによって第５の出力信号を発
生させるか否かを制御し、さらに、当該第５の出力信号
は、前記第３の出力信号と同時に発生されかつ同一のワ
ンショット幅をもち、前記同期型半導体メモリの内部制
御信号として用いられる ことを特徴とする同期型半導体
メモリ。 - 【請求項２】 クロック信号およびクロックイネーブル
信号を受け、前記クロ ックイネーブル信号が第１の論理
レベルにある間に現れる前記クロック信号の各クロック
に同期しかつその幅が各クロックのクロック幅よりも狭
いワンショット信号を発生する回路であって、前記クロ
ック信号を受け当該クロック信号の各クロックに同期し
かつその幅が前記ワンショット信号として要求される幅
をもった信号を発生する第１の手段と、前記クロックイ
ネーブル信号および前記第１の手段からの信号を受け前
記クロックイネーブル信号が前記第１の論理レベルをと
る間前記第１の手段からの信号の出力を許可して前記ワ
ンショット信号として発生する第２の手段とを有するこ
とを特徴とする回路。 - 【請求項３】 特許請求の範囲第１項に記載された同期
型半導体メモリにおいて、前記第２の制御回路が、前記
第２の初段回路の前記第２の出力信号をゲート入力とし
前記第１のワンショット信号発生回路の前記第３の出力
信号をクロック入力として用いるＤ型フリップフロップ
回路とＤ型ラッチ回路とのシリアル接続により構成さ
れ、当該第２の制御回路の出力である前記第４の出力信
号を前記Ｄ型ラッチ回路から出力することを特徴とする
同期型半導体メモリ。 - 【請求項４】 特許請求の範囲第１項または第２項に記
載された同期型半導体メモリにおいて、前記第２の初段
回路の前記第２の出力信号，前記第２の制御回路の前記
第４の出力信号，および前記Ｄ型フリップフロップ回路
の出力である第６の出力信号が入力される第３の制御回
路をさらに備え、当該第３の制御回路は、前記第３乃至
第８の外部入力信号をそれぞれ入力信号とする各々の初
段回路の活性化信号を出力することを特徴とする同期型
半導体メモリ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077237A JP2605576B2 (ja) | 1993-04-02 | 1993-04-02 | 同期型半導体メモリ |
| DE69410526T DE69410526T2 (de) | 1993-04-02 | 1994-03-30 | Synchrone Halbleiterspeicheranordnung mit einer Eingangsschaltung zur Herstellung eines konstanten Hauptsteuersignals, um einem Zeitgeber zu erlauben, Steuersignale zu verriegeln |
| EP94105058A EP0623931B1 (en) | 1993-04-02 | 1994-03-30 | Semiconductor synchronous memory device having input circuit for producing constant main control signal operative to allow timing generator to latch command signals |
| US08/220,881 US5444667A (en) | 1993-04-02 | 1994-03-31 | Semiconductor synchronous memory device having input circuit for producing constant main control signal operative to allow timing generator to latch command signals |
| KR1019940007002A KR0132645B1 (ko) | 1993-04-02 | 1994-04-02 | 타이밍 발생기가 코맨드 신호를 래치하도록 일정한 메인 제어 신호를 생성하기 위한 입력회로를 갖는 반도체 동기 메모리 디바이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077237A JP2605576B2 (ja) | 1993-04-02 | 1993-04-02 | 同期型半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06290583A JPH06290583A (ja) | 1994-10-18 |
| JP2605576B2 true JP2605576B2 (ja) | 1997-04-30 |
Family
ID=13628264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077237A Expired - Lifetime JP2605576B2 (ja) | 1993-04-02 | 1993-04-02 | 同期型半導体メモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5444667A (ja) |
| EP (1) | EP0623931B1 (ja) |
| JP (1) | JP2605576B2 (ja) |
| KR (1) | KR0132645B1 (ja) |
| DE (1) | DE69410526T2 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717642A (en) * | 1994-02-18 | 1998-02-10 | Sgs-Thomson Microelectronics S.R.L. | Load signal generating method and circuit for nonvolatile memories |
| KR0122099B1 (ko) * | 1994-03-03 | 1997-11-26 | 김광호 | 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치 |
| JP3157681B2 (ja) * | 1994-06-27 | 2001-04-16 | 日本電気株式会社 | 論理データ入力ラッチ回路 |
| JP3592386B2 (ja) * | 1994-11-22 | 2004-11-24 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| JPH08195077A (ja) * | 1995-01-17 | 1996-07-30 | Internatl Business Mach Corp <Ibm> | Ｄｒａｍの転送方式 |
| US5544124A (en) * | 1995-03-13 | 1996-08-06 | Micron Technology, Inc. | Optimization circuitry and control for a synchronous memory device with programmable latency period |
| EP0732699B1 (en) * | 1995-03-14 | 2001-09-05 | Nec Corporation | An internal clock generator for a synchronous dynamic RAM |
| US5550783A (en) * | 1995-04-19 | 1996-08-27 | Alliance Semiconductor Corporation | Phase shift correction circuit for monolithic random access memory |
| US5600605A (en) * | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Auto-activate on synchronous dynamic random access memory |
| US5615169A (en) * | 1995-08-31 | 1997-03-25 | Monolithic System Technology, Inc. | Method and structure for controlling internal operations of a DRAM array |
| US5748914A (en) * | 1995-10-19 | 1998-05-05 | Rambus, Inc. | Protocol for communication with dynamic memory |
| US6810449B1 (en) | 1995-10-19 | 2004-10-26 | Rambus, Inc. | Protocol for communication with dynamic memory |
| US6035369A (en) | 1995-10-19 | 2000-03-07 | Rambus Inc. | Method and apparatus for providing a memory with write enable information |
| US6470405B2 (en) | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
| JPH09148907A (ja) * | 1995-11-22 | 1997-06-06 | Nec Corp | 同期式半導体論理装置 |
| US5715476A (en) * | 1995-12-29 | 1998-02-03 | Intel Corporation | Method and apparatus for controlling linear and toggle mode burst access sequences using toggle mode increment logic |
| JP3986578B2 (ja) * | 1996-01-17 | 2007-10-03 | 三菱電機株式会社 | 同期型半導体記憶装置 |
| US5749086A (en) * | 1996-02-29 | 1998-05-05 | Micron Technology, Inc. | Simplified clocked DRAM with a fast command input |
| US5838631A (en) * | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
| KR100218734B1 (ko) * | 1996-05-06 | 1999-09-01 | 김영환 | 싱크로노스 메모리의 내부펄스 신호발생 방법 및 그장치 |
| US6209071B1 (en) | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
| JPH1021684A (ja) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| KR100212142B1 (ko) * | 1996-09-12 | 1999-08-02 | 윤종용 | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 |
| US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
| US5920518A (en) * | 1997-02-11 | 1999-07-06 | Micron Technology, Inc. | Synchronous clock generator including delay-locked loop |
| US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
| WO1998036417A1 (en) * | 1997-02-13 | 1998-08-20 | United Memories Inc. | Clock doubler and minimum duty cycle generator for sdrams |
| US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
| US6266379B1 (en) | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
| US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
| US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
| WO1999019874A1 (en) * | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Power control system for synchronous memory device |
| US6401167B1 (en) | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
| AU9604698A (en) | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Method and apparatus for two step memory write operations |
| TW400635B (en) * | 1998-02-03 | 2000-08-01 | Fujitsu Ltd | Semiconductor device reconciling different timing signals |
| US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
| JP3125749B2 (ja) * | 1998-06-11 | 2001-01-22 | 日本電気株式会社 | 同期型半導体メモリ |
| US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
| US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
| US6279090B1 (en) | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
| JP3725715B2 (ja) | 1998-11-27 | 2005-12-14 | 株式会社東芝 | クロック同期システム |
| US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
| US6185711B1 (en) * | 1998-12-03 | 2001-02-06 | Sun Microsystems, Inc. | Methods and apparatus for synchronizing asynchronous test structures and eliminating clock skew considerations |
| US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
| KR100287184B1 (ko) * | 1999-02-23 | 2001-04-16 | 윤종용 | 동기식 디램 반도체 장치의 내부 클럭 지연 회로 및 그 지연 방법 |
| US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| JP4201490B2 (ja) * | 2000-04-28 | 2008-12-24 | 富士通マイクロエレクトロニクス株式会社 | 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置 |
| KR100499626B1 (ko) * | 2000-12-18 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| US8391039B2 (en) | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
| US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
| CN100456387C (zh) * | 2002-04-15 | 2009-01-28 | 富士通微电子株式会社 | 半导体存储器 |
| US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
| US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
| US7379382B2 (en) * | 2005-10-28 | 2008-05-27 | Micron Technology, Inc. | System and method for controlling timing of output signals |
| KR100666182B1 (ko) * | 2006-01-02 | 2007-01-09 | 삼성전자주식회사 | 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110396A (ja) * | 1984-11-05 | 1986-05-28 | Fujitsu Ltd | 半導体記憶装置 |
| US5018111A (en) * | 1988-12-27 | 1991-05-21 | Intel Corporation | Timing circuit for memory employing reset function |
| TW198135B (ja) * | 1990-11-20 | 1993-01-11 | Oki Electric Ind Co Ltd | |
| JPH1119986A (ja) * | 1997-07-07 | 1999-01-26 | Sekisui Chem Co Ltd | 射出成形品の製造方法 |
-
1993
- 1993-04-02 JP JP5077237A patent/JP2605576B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-30 EP EP94105058A patent/EP0623931B1/en not_active Expired - Lifetime
- 1994-03-30 DE DE69410526T patent/DE69410526T2/de not_active Expired - Lifetime
- 1994-03-31 US US08/220,881 patent/US5444667A/en not_active Expired - Lifetime
- 1994-04-02 KR KR1019940007002A patent/KR0132645B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0623931A2 (en) | 1994-11-09 |
| KR0132645B1 (ko) | 1998-04-16 |
| DE69410526T2 (de) | 1999-01-28 |
| EP0623931A3 (en) | 1994-12-14 |
| US5444667A (en) | 1995-08-22 |
| EP0623931B1 (en) | 1998-05-27 |
| DE69410526D1 (de) | 1998-07-02 |
| JPH06290583A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605576B2 (ja) | 同期型半導体メモリ | |
| US6928007B2 (en) | ODT mode conversion circuit and method | |
| JP4817348B2 (ja) | 半導体メモリ装置で用いられる遅延固定ループ | |
| KR100422572B1 (ko) | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 | |
| KR100256004B1 (ko) | 반도체 기억 장치 시스템 및 반도체 기억 장치 | |
| US6687169B2 (en) | Semiconductor memory device for providing address access time and data access time at a high speed | |
| US5535171A (en) | Data output buffer of a semiconducter memory device | |
| US6075393A (en) | Clock synchronous semiconductor device system and semiconductor devices used with the same | |
| JPH06215575A (ja) | 半導体メモリ装置のデータ出力バッファ | |
| JP2003346480A (ja) | プリアンブル機能を有する半導体メモリ装置 | |
| US7408394B2 (en) | Measure control delay and method having latching circuit integral with delay circuit | |
| KR100486922B1 (ko) | 반도체 기억 장치 | |
| JPH0817182A (ja) | 論理データ入力ラッチ回路 | |
| KR100477836B1 (ko) | 클럭 드라이버 | |
| TW490565B (en) | Semiconductor integrated circuit device | |
| JP2907081B2 (ja) | 半導体記憶装置 | |
| US6992949B2 (en) | Method and circuit for controlling generation of column selection line signal | |
| KR100507874B1 (ko) | 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로 | |
| KR100632611B1 (ko) | 반도체 메모리 장치의 명령 디코더 | |
| KR100536598B1 (ko) | 클럭활성화 시점을 선택하는 반도체메모리장치 | |
| KR100816718B1 (ko) | 동기식 반도체 메모리 소자 | |
| KR100616493B1 (ko) | 디디알 에스디램의 입력버퍼 제어 방법 및 장치 | |
| US7307913B2 (en) | Clock control device for toggling an internal clock of a synchronous DRAM for reduced power consumption | |
| KR100464397B1 (ko) | 반도체 메모리 장치의 워드 라인 프리차아지 제어 회로 | |
| JPH11225067A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961203 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 17 |