JP3986578B2 - 同期型半導体記憶装置 - Google Patents
同期型半導体記憶装置 Download PDFInfo
- Publication number
- JP3986578B2 JP3986578B2 JP00578196A JP578196A JP3986578B2 JP 3986578 B2 JP3986578 B2 JP 3986578B2 JP 00578196 A JP00578196 A JP 00578196A JP 578196 A JP578196 A JP 578196A JP 3986578 B2 JP3986578 B2 JP 3986578B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- internal clock
- clock signal
- internal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、外部から与えられるクロック信号に同期して動作するクロック同期型半導体記憶装置に関し、特に、クロック同期型半導体記憶装置の外部信号を受ける入力バッファの構成に関する。
【０００２】
【従来の技術】
マイクロプロセッサとメモリとの動作速度の差を解消するために、さまざまな高速アクセス可能なメモリＬＳＩ（大規模集積回路）が提案されている。これらのメモリＬＳＩは、いずれも、外部クロック信号に同期してデータの入出力を行なうことにより、実効的なデータ転送速度を速くすることを特徴としている。このような外部クロック信号に同期して動作する同期型メモリの１つに、シンクロナスＤＲＡＭ（以下、ＳＤＲＡＭと称す）がある。このＳＤＲＡＭは、メモリセルが、通常、１キャパシタ／１トランジスタ型のダイナミック型メモリセルで構成される。
【０００３】
図１３は、従来のＳＤＲＡＭの外部ピン端子の配置の一例を示す図である。図１３において、矩形型のパッケージ（ＴＳＯＰ：thin small outline package）の長辺方向に沿った両側に外部ピン端子が配置される。このパッケージの長辺方向両端に、電源電圧Ｖｄｄを受けるピン端子Ｐ１およびＰ２３ならびに接地電圧Ｖｓｓを受けるピン端子Ｐ２およびＰ２４が配置される。電源ピン端子Ｐ１および接地ピン端子Ｐ２に隣接して、データ入出力を行なうためのピン端子Ｐ３、Ｐ４…Ｐ７およびＰ８が配置される。これらのデータ入出力ピン端子Ｐ３，Ｐ４，Ｐ７およびＰ８の間に、データ入出力を行なうバッファ回路に利用される接地電圧ＶｓｓＱおよび電源電圧ＶｄｄＱをそれぞれ供給するピン端子Ｐ５，Ｐ６，Ｐ９およびＰ１０が配置される。
【０００４】
パッケージ中央部付近に、外部からの制御信号を受けるピン端子Ｐ１１〜Ｐ１７が配置される。ピン端子Ｐ１１へは、ライトイネーブル信号ＺＷＥが与えられる。ピン端子Ｐ１３へは、コラムアドレスストローブ信号ＺＣＡＳが与えられる。ピン端子Ｐ１５へは、ロウアドレスストローブ信号ＺＲＡＳが与えられる。ピン端子Ｐ１７へは、チップセレクト信号ＺＣＳが与えられる。ピン端子Ｐ１２へは、後に説明する入力バッファにおける外部信号のハイレベルおよびローレベルの判定基準となる基準電位Ｖｒｅｆが与えられる。この基準電位Ｖｒｅｆは、また内部回路において他の形態で利用されてもよい。
【０００５】
ピン端子Ｐ１４へは、このＳＤＲＡＭの動作タイミングを規定する外部クロック信号ＣＬＫが与えられる。ピン端子Ｐ１６へは、この外部クロック信号ＣＬＫの有効／無効を規定するクロックイネーブル信号ＣＫＥが与えられる。ピン端子Ｐ１８へは、何ら外部信号は与えられず、ノーコネクション（ＮＣ）状態とされる。
パッケージの下部のピン端子Ｐ１９，Ｐ２０〜Ｐ２１およびＰ２２へは、外部からのアドレス信号Ａｄが与えられる。
【０００６】
標準のＤＲＡＭと異なり、ＳＤＲＡＭにおいては、クロック信号ＣＬＫの立上がり時における外部制御信号ＺＷＥ、ＺＣＡＳ、ＺＲＡＳ、ＺＣＳの状態により、実行される内部動作が規定される。その動作態様について、次に図１４を参照して説明する。
図１４（ａ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳおよびロウアドレスストローブ信号ＺＲＡＳをＬレベルに設定しかつコラムアドレスストローブ信号ＺＣＡＳおよびライトイネーブル信号ＺＷＥをＨレベルに指定すると、アクティブコマンドが与えられ、このＳＤＲＡＭの内部動作が活性化される。すなわち、このアクティブコマンドに従って、ＳＤＲＡＭにおいて、アドレス信号Ｘが取込まれ、このアドレス信号Ｘに従ってメモリセル選択動作が開始される。
【０００７】
図１４（ｂ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳおよびコラムアドレスストローブ信号ＺＣＡＳをＬレベルに設定しかつロウアドレスストローブ信号ＺＲＡＳおよびライトイネーブル信号ＺＷＥをＨレベルに設定すると、リードコマンドが与えられ、データ読出モードが指定される。このリードコマンドが与えられると、アドレス信号Ｙが取込まれ、ＳＤＲＡＭにおいては、このアドレス信号Ｙに従ってメモリセルの列選択動作が行なわれ、選択された行および列のメモリセルのデータＱが出力される。通常、このリードコマンドが与えられてから、「ＺＣＡＳレイテンシー」と呼ばれるクロックサイクル期間が経過した後に、有効データＱが出力される。図１４（ｂ）においては、ＺＣＡＳレイテンシーが１の場合の状態を示す。
【０００８】
図１４（ｃ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳ、コラムアドレスストローブ信号ＺＣＡＳ、およびライトイネーブル信号ＺＷＥをＬレベルに設定し、ロウアドレスストローブ信号ＺＲＡＳをＨレベルに設定すると、ライトコマンドが与えられる。このライトコマンドが与えられると、ＳＤＲＡＭのデータ書込動作が指定され、このライトコマンドが与えられたクロックサイクルにおけるデータＤがＳＤＲＡＭに取込まれてアドレス信号Ｘ，Ｙにより指定された内部の選択メモリセルへ書込まれる。
【０００９】
図１４（ｄ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳ、ロウアドレスストローブ信号ＺＲＡＳおよびライトイネーブル信号ＺＷＥをＬレベルに設定し、コラムアドレスストローブ信号ＺＣＡＳをＨレベルに設定すると、プリチャージコマンドが与えられる。このプリチャージコマンドが与えられると、ＳＤＲＡＭは、内部がプリチャージ状態に復帰し、選択状態とされたメモリセルがすべて非選択状態とされる。またＳＤＲＡＭの内部回路はすべてプリチャージ状態（スタンバイ状態）に復帰する。
【００１０】
このクロック信号ＣＬＫの立上がりエッジに同期して外部信号、すなわち外部制御信号、アドレス信号、および書込データを装置内部へ取込むことにより、外部信号のスキューなどによるタイミングマージンを考慮する必要がなく、高速で内部動作を開始することができ、高速アクセスが可能となる。また、データ入出力をクロック信号ＣＬＫに同期して行なうため、データ書込／読出を高速で行なうことができる。ここで、通常ＳＤＲＡＭにおいては、リードコマンドまたはライトコマンドを与えると、その時に与えられたアドレス信号（Ｙアドレス）に従ってバースト長と呼ばれる数のデータを連続して読出または書込をすることができる。
【００１１】
図１５は、ＳＤＲＡＭの内部構成を概略的に示すブロック図である。図１５において、ＳＤＲＡＭは、外部クロック信号ｅｘｔＣＬＫをバッファ処理するクロックバッファ１と、外部クロックイネーブル信号ｅｘｔＣＫＥをクロックバッファ１の出力信号に同期して取込みラッチして内部クロックイネーブル信号ｉｎｔＣＫＥを生成するＣＫＥバッファ回路２と、内部クロックイネーブル信号ｉｎｔＣＫＥの活性化時活性状態とされ、クロックバッファ１の出力信号に従って内部クロック信号ｉｎｔＣＬＫを生成する内部クロック発生回路４を含む。内部クロック発生回路４は、この内部クロックイネーブル信号ｉｎｔＣＫＥの非活性化時、すなわち外部（内部）クロック信号の無効状態を示すときには、内部クロック信号ｉｎｔＣＬＫをＬレベルに固定する。
【００１２】
ＳＤＲＡＭは、さらに、内部クロック信号ｉｎｔＣＬＫの立上がりに同期して、外部からの信号ＺＣＳ、ＺＲＡＳ、ＺＣＡＳ、およびＺＷＥを取込みかつラッチして内部制御信号を生成する外部信号入力バッファ回路６と、この外部信号入力バッファ回路６からの内部制御信号に従って指定された動作モードを指定する信号を発生するコマンドデコーダ８と、コマンドデコーダ８からの内部動作モード指定信号に従って必要とされる内部制御信号を発生する内部制御信号発生回路１０を含む。この内部制御信号発生回路１０は、また内部クロック信号ｉｎｔＣＬＫに同期して動作し、各種内部制御信号をこの内部クロック信号ｉｎｔＣＬＫに従って活性／非活性状態とする。
【００１３】
ＳＤＲＡＭは、さらに、行列状に配列される複数のメモリセルＭＣを含むメモリセルアレイ１２と、内部クロック信号ｉｎｔＣＬＫに同期して外部からのアドレス信号ビットＡｄ０〜Ａｄｎを取込み内部アドレス信号を生成するアドレスバッファ回路１４と、内部制御信号発生回路１０からの内部制御信号に応答して活性状態とされてアドレスバッファ回路１４からの内部行アドレス信号Ｘをデコードし、メモリセルアレイ１２の対応の行を選択する行選択系回路１６と、内部制御信号発生回路１０からの内部制御信号に応答して活性状態とされてアドレスバッファ回路１４からの内部列アドレス信号Ｙに従ってメモリセルアレイ１２の列を選択する列選択系回路１８と、内部制御信号発生回路１０の制御のもとに、装置内部とデータの入出力を行なうデータ入出力バッファ回路２０と、内部制御信号発生回路１０の制御のもとに、メモリセルアレイ１２の選択されたメモリセルとデータ入出力バッファ回路２０との間でデータの授受を行なう書込／読出回路２２を含む。メモリセルアレイ１２においては、メモリセルの各行に対応してワード線ＷＬが配置され、メモリセルＭＣの各列に対応してビット線対ＢＬＰが配置される。
【００１４】
行選択系回路１６は、行アドレス信号ＸをデコードするＸデコーダ、Ｘデコーダの出力信号に従って選択ワード線ＷＬを選択状態へ駆動するワード線ドライバ、およびこの選択ワード線ＷＬに接続されるメモリセルＭＣのデータを検知、増幅およびラッチするセンスアンプおよびセンスアンプの活性／非活性を制御する回路を含む。
列選択系回路１８は、ビット線対ＢＬＰそれぞれに対応して設けられるＩＯゲート、および列アドレス信号ＹをデコードするＹデコーダを含む。
【００１５】
書込／読出回路２２は、それぞれデータ書込用およびデータ読出用のための複数のレジスタを含み、内部制御信号発生回路１０から与えられる書込／読出指示信号に応答して内部クロック信号ｉｎｔＣＬＫに同期して、データの書込／読出を実行する。
上述のように、ＳＤＲＡＭにおいて内部動作タイミングは、すべて内部クロック信号ｉｎｔＣＬＫにより決定される。クロックイネーブル信号ｉｎｔＣＫＥにより内部クロック信号ｉｎｔＣＬＫをＬレベルに固定した場合、外部信号（外部書込データ、アドレス信号ビットおよび外部制御信号）の取込は行なわれず、また内部制御信号発生回路１０は、先のクロックサイクルの状態を維持する。内部信号の状態変化は生じず、したがって信号線の充放電は行なわれず、消費電流が低減される。
【００１６】
図１６は、この外部クロックイネーブル信号ｅｘｔＣＫＥの作用を説明するための図である。図１６（Ａ）に示すように、クロックサイクル０において、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルのときには、次のクロックサイクル１において外部クロック信号ｅｘｔＣＬＫに同期して内部クロック信号ｉｎｔＣＬＫが生成される。クロックサイクル０における内部クロック信号ｉｎｔＣＬＫの状態は前のクロックサイクルの信号ｅｘｔＣＫＥの状態により決定される。
【００１７】
クロックサイクル１において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジにおいて、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すると、次のクロックサイクル２において、内部クロックｉｎｔＣＬＫがＬレベルに固定される。すなわち、クロックサイクル２において、内部クロック信号ｉｎｔＣＬＫの立上がりが禁止される。したがってこのクロックサイクル２において、ＳＤＲＡＭは、クロックサイクル１と同じ状態を保持する。
図１６（Ｂ）は、データ書込／読出時における外部クロックイネーブル信号ｅｘｔＣＫＥの利用を説明するための図である。図１６（Ｂ）においては、外部の制御信号ＺＣＳ、ＺＲＡＳ、ＺＣＡＳおよびＺＷＥは、まとめてコマンドとして示す。
【００１８】
クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥをＨレベルとし、かつライトコマンドを与えると、この外部クロック信号ｅｘｔＣＬＫの立上がりエッジでデータＤ０が取込まれる。クロックサイクル２において、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すると、クロックサイクル３における内部クロック信号の発生が停止される。この状態においては、クロックサイクル２においてデータＤ１が取込まれて、またクロックサイクル３においては、外部クロック信号ｅｘｔＣＬＫが立上がっても、内部クロック信号が発生されていないため、データＤ２の取込は行なわれない。したがって外部の制御装置であるＣＰＵ（中央処理装置）は、次のクロックサイクルにおいても同じデータＤ２を与える。これにより、クロックサイクル４において、内部クロック信号が発生されてデータＤ２の取込が行なわれ、次いでクロックサイクル５においてデータＤ３の取込が実行される。ここで、図１６（Ｂ）においては、バースト長は４に設定された場合が一例として示される。ここで、バースト長とは、ライトコマンドまたはリードコマンドが与えられたとき、連続して書込または読出すことのできるデータの数を示す。したがって、データ書込時において、外部クロックイネーブル信号ｅｘｔＣＫＥを１クロックサイクル期間Ｌレベルとすることにより、データＤ２の有効状態を長くして、データＤ３の書込タイミングを１クロックサイクル遅らせることができる。ＣＰＵが、書込データＤ３を準備していない場合においても、このデータＤ３が生成されるまで書込タイミングを遅らせることができる。
【００１９】
この外部クロックイネーブル信号ｅｘｔＣＫＥを利用することにより、外部クロック信号ｅｘｔＣＬＫの立上がりエッジで、連続して書込データを与え、クロックサイクル４においてデータＤ３を書込むべき場合に、データＤ３が準備されていない場合においても、このデータＤ３が準備されるまで書込状況を遅らせることができ、外部のＣＰＵの動作タイミングに合わせてデータの書込を行なうことができる。
またクロックサイクル６において、リードコマンドが与えられると、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルに固定されている場合には、ＺＣＡＳレイテンシーが経過したクロックサイクル１０において有効データＱ０が出力され、以降クロックサイクル１１、１２および１３においてそれぞれデータＱ１、Ｑ２およびＱ３が読出される。ここで、ＺＣＡＳレイテンシーが３の場合が一例として示される。しかしながら、クロックサイクル７において、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルとすると、クロックサイクル８において内部クロック信号の発生は停止されるため、データ読出動作が１クロックサイクル停止され、等価的にＺＣＡＳレイテンシーが１サイクル長くなり、４クロックサイクル経過後のクロックサイクル１１において有効データＱ０が出力される。
【００２０】
クロックサイクル１１において、また外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すると、クロックサイクル１２において内部クロック信号の発生が停止されるため、クロックサイクル１１で読出されて、このクロックサイクル１２において確定したデータＱ１がクロックサイクル１３においても保持される。外部クロックイネーブル信号ｅｘｔＣＫＥが以降Ｈレベルであるため、クロックサイクル１４および１５において、残りのデータＱ２およびＱ３がそれぞれ読出される。したがってこのデータ読出動作時においても、ＣＰＵがデータを受入れる準備ができているか否かに合わせてＳＤＲＡＭからのデータ読出タイミングを調節することができる。
【００２１】
またこのようなデータ入出力のタイミングを遅らせる構成に加えて、さらに内部クロック信号の発生が停止されるため、外部クロック信号ｅｘｔＣＫＥを連続的にＬレベルに固定すれば、内部クロック信号ｉｎｔＣＬＫが常時Ｌレベルに固定されるため、ＳＤＲＡＭの内部状態は変化せず、消費電流を低減することができる。特にスタンバイ時における外部クロック信号ｅｘｔＣＬＫに同期した外部信号の取込を停止させることができ、応じて内部信号の状態の変化を防止でき、スタンバイ時の消費電流を低減することができる。
【００２２】
図１７（Ａ）は、図１５に示すクロックバッファ１および内部クロック発生回路４の構成の一例を示す図である。図１７（Ａ）において、クロックバッファ１は、外部クロック信号ｅｘｔＣＬＫをバッファ処理する入力バッファ１ａと、バッファ１ａの出力信号を反転するインバータ１ｂを含む。インバータ１ｂから第１の内部クロック信号ｉｎｔＣＬＫ０が出力される。バッファ１ａから、外部クロック信号ｅｘｔＣＬＫと相補な論理の内部クロック信号ｉｎｔＺＣＬＫ０が生成される。
【００２３】
内部クロック発生回路４は、ＣＫＥバッファ２からの内部クロックイネーブル信号ｉｎｔＺＣＫＥとバッファ１ａからの内部クロック信号ｉｎｔＺＣＬＫ０を受けるＮＯＲ回路４ａと、ＮＯＲ回路４ａの出力信号を反転するインバータ４ｂを含む。ＮＯＲ回路４ａから第２の内部クロック信号としての内部クロック信号ｉｎｔＣＬＫが出力され、インバータ４ｂから、補の内部クロック信号ｉｎｔＺＣＬＫが出力される。
図１７（Ｂ）は、図１５に示すＣＫＥバッファ２の構成の一例を示す図である。図１７（Ｂ）において、ＣＫＥバッファ２は、外部クロックイネーブル信号ｅｘｔＣＫＥをバッファ処理するバッファ２ａと、バッファ２ａの出力信号を内部クロック信号ｉｎｔＣＬＫ０に同期してラッチし出力する第１のラッチ回路２ｂと、この第１のラッチ回路２ｂの出力信号を内部クロック信号ｉｎｔＺＣＬＫ０に同期してラッチし出力する第２のラッチ回路２ｃを含む。
【００２４】
第１のラッチ回路２ｂは、内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＺＣＬＫ０により選択的に活性状態とされる３状態インバータ２１ａを含む。この３状態インバータ２１ａは、内部クロック信号ｉｎｔＣＬＫ０がＬレベルのときに活性状態とされて、バッファ２ａから与えられた信号を反転する。内部クロック信号ｉｎｔＣＬＫ０がＨレベルのとき、この３状態インバータ２１ａは、非作動状態とされて出力ハイインピーダンス状態とされる。
第１のラッチ回路２ｂは、さらに、３状態インバータ２１ａの出力信号を受けるインバータ２１ｂと、インバータ２１ｂの出力信号をインバータ２１ｂの入力部へ反転して伝達するインバータ２１ｃと、インバータ２１ｂの出力信号を受けるインバータ２１ｄと、内部クロック信号ｉｎｔＣＬＫ０とインバータ２１ｄの出力信号とを受けるＮＡＮＤ回路２１ｅと、内部クロック信号ｉｎｔＣＬＫ０とインバータ２１ｂの出力信号とを受けるＮＡＮＤ回路２１ｆと、ＮＡＮＤ回路２１ｅの出力信号を一方入力に受けるＮＡＮＤ回路２１ｇと、ＮＡＮＤ回路２１ｆの出力信号とＮＡＮＤ回路２１ｇの出力信号ＣＫＥ０とを受けるＮＡＮＤ回路２１ｈを含む。ＮＡＮＤ回路２１ｈの出力信号はＮＡＮＤ回路２１ｅの他方入力に与えられる。このＮＡＮＤ回路２１ｇおよび２１ｈは、フリップフロップを構成する。
【００２５】
第２のラッチ回路２ｃは、内部クロック信号ｉｎｔＺＣＬＫ０とＮＡＮＤ回路２１ｇの出力信号ＣＫＥ０を受けるＮＡＮＤ回路２２ａと、内部クロック信号ｉｎｔＺＣＬＫ０とＮＡＮＤ回路２１ｈの出力信号ＣＫＥ０とを受けるＮＡＮＤ回路２２ｂと、ＮＡＮＤ回路２２ａの出力信号を一方入力に受けるＮＡＮＤ回路２２ｃと、ＮＡＮＤ回路２２ｂの出力信号とＮＡＮＤ回路２２ｃの出力信号とを受けて補の内部クロックイネーブル信号ｉｎｔＺＣＫＥを出力するＮＡＮＤ回路２２ｄを含む。ＮＡＮＤ回路２２ｄの出力する内部クロックイネーブル信号ｉｎｔＣＫＥはＮＡＮＤ回路２２ｃの他方入力へ与えられる。ＮＡＮＤ回路２２ｃから、内部クロックイネーブル信号ｉｎｔＺＣＫＥが出力される。このＮＡＮＤゲート２２ｃおよび２２ｄが、フリップフロップを構成する。次に、この図２４（Ａ）に示すクロックバッファおよび内部クロック発生回路ならびに図１７（Ｂ）に示すＣＫＥバッファの動作を、その動作波形図である図１８を参照して説明する。
【００２６】
クロックサイクル０において、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルのときに、外部クロック信号ｅｘｔＣＬＫがＨレベルに立上がると、クロックバッファ１の入力バッファ１ａからの内部クロック信号ｉｎｔＺＣＬＫ０がＬレベルとされ、またインバータ１ｂの出力信号がＨレベルへ立下がる。一方、ＣＫＥバッファ２において、バッファ２ａの出力信号は、Ｌレベルであり（バッファ２ａは反転機能を有する）、第１のラッチ回路２ｂにおいては、３状態インバータ２１ａが内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答して出力ハイインピーダンス状態とされ、インバータ２１ｂおよび２１ｃにより、この内部クロック信号ｉｎｔＣＬＫ０の立上がり前に与えられていたＨレベルの信号がラッチされる。
【００２７】
ＮＡＮＤ回路２１ｅおよび２１ｆ各々は、内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答してインバータとして作用し、それぞれインバータ２１ｄおよび２１ｂから与えられる信号を反転してＮＡＮＤ回路２１ｇおよび２１ｈへ与える。この状態においては、ＮＡＮＤ回路２１ｅの出力信号はＬレベルとなり、応じてＮＡＮＤ回路２１ｇからの信号ＣＫＥ０はＨレベルになる。一方、第２のラッチ回路２ｃにおいては、内部クロック信号ｉｎｔＺＣＬＫ０はＬレベルに立下がるため、ＮＡＮＤ回路２２ａおよび２２ｂの出力信号はＨレベルとなり、第２のラッチ回路２ｃは、この内部クロック信号ｉｎｔＺＣＬＫ０の立下がる前に与えられていた信号を保持するラッチ状態とされる。したがってこの状態においては内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベルであり、一方、補の内部クロックイネーブル信号ｉｎｔＺＣＫＥはＬレベルである。したがって内部クロック発生回路４においては、ＮＯＲ回路４ａがインバータとして作用し、クロックバッファ１のバッファ１ａから与えられる信号を反転して内部クロック信号ｉｎｔＣＬＫを生成する。信号ｉｎｔＣＫＥおよびｉｎｔＺＣＫＥの状態は内部クロック信号ｉｎｔＺＣＬＫの立上がりに応答して決定される。したがって、クロックサイクル０において、内部クロック信号ｉｎｔＣＬＫが発生されるか否かは、前のサイクルにおける外部クロックイネーブル信号ｅｘｔＣＫＥの状態により決定される。
【００２８】
クロックサイクル１において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジにおいて、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定する。この状態において、内部クロック信号ｉｎｔＣＬＫ０が外部クロック信号ｅｘｔＣＬＫに従ってＨレベルに立上がり、第１のラッチ回路２ｂが、バッファ２ａから与えられる外部クロックイネーブル信号ｅｘｔＣＫＥをラッチし、かつ出力する。したがってこの第１のラッチ回路２ｂの出力信号ＣＫＥ０が内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答してＬレベルに立下がる。一方、第２のラッチ回路２ｃは、内部クロック信号ｉｎｔＺＣＬＫ０がＬレベルであるため、ラッチ状態にあり、内部クロックイネーブル信号ｉｎｔＣＫＥをＨレベル、補の内部クロックイネーブル信号ｉｎｔＺＣＫＥをＬレベルに保持する。
【００２９】
したがってクロックサイクル１においては、ＮＯＲ回路４ａがインバータとして作用し、バッファ１ａからの信号に従って内部クロック信号ｉｎｔＣＬＫが生成される。このクロックサイクル１において、内部クロック信号ｉｎｔＣＬＫ０（外部クロック信号ｅｘｔＣＬＫ）がＬレベルに立下がると、第１のラッチ回路２ｂにおいて、３状態インバータ２１ａが、作動状態とされ、バッファ２ａからのＨレベルの信号を反転する。しかしながら、ＮＡＮＤ回路２１ｄおよび２１ｆは、Ｌレベルの内部クロック信号ｉｎｔＣＬＫ０により、それぞれの出力信号をＨレベルに保持し、ＮＡＮＤ回路２１ｇおよび２１ｈの状態は変化しない。したがって、この第１のラッチ回路２１ｂの出力信号ＣＫＥ０はＬレベルに保持される。一方、第２のラッチ回路２ｃは、内部クロック信号ｉｎｔＺＣＬＫ０の立上がりに応答してスルー状態となり、第１のラッチ回路２ｂから与えられた信号を通過させかつラッチする。これに応じて内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルとなり、補の内部クロックイネーブル信号ｉｎｔＺＣＫＥがＨレベルとされる。この結果、内部クロック発生回路４においては、ＮＯＲ回路４ａの出力信号がＬレベルに固定され、内部クロック信号ｉｎｔＣＬＫがＬレベルに固定される。第２のラッチ回路２ｃは、次に内部クロック信号ｉｎｔＺＣＬＫ０がＨレベルに立上がるまで（すなわち内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がるまで）内部クロックイネーブル信号ｉｎｔＣＫＥをＬレベルに保持する。したがって、クロックサイクル２においては、内部クロック信号ｉｎｔＣＬＫ０が外部クロック信号ｅｘｔＣＬＫに従って立上がっても、ＮＯＲ回路４ａは、その出力信号がＬレベルに固定され、内部クロック信号ｉｎｔＣＬＫの立上がり（発生）が禁止される。
【００３０】
クロックサイクル２において、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルであると、内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答して、第１のラッチ回路２ｂがラッチ状態とされ、それまでに取込んでいたＨレベルの信号に従って、その出力信号ＣＫＥ０をＨレベルに復帰させる。
したがって、内部クロック信号ｉｎｔＣＬＫ０の立下がりに応答して、第２のラッチ回路２ｃがスルー状態とされると、内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベルとされ、補の内部クロック信号ｉｎｔＺＣＫＥがＬレベルとされる。これにより、クロックサイクル３においては、外部クロック信号ｅｘｔＣＬＫの立上がりに従って内部クロック信号ｉｎｔＣＬＫがＨレベルに立上がる。
【００３１】
上述のように、第１のラッチ回路２ｂにおいて、内部クロック信号ｉｎｔＣＬＫ０に従って外部クロックイネーブル信号をラッチしかつシフトし、また第２のラッチ回路２ｃにより、この第１のラッチ回路２ｂの出力信号を内部クロック信号ｉｎｔＺＣＬＫ０に従ってシフトすることにより、内部クロックイネーブル信号ｉｎｔＣＫＥは、外部クロック信号ｅｘｔＣＬＫの半サイクル遅れて変化しかつその変化状態を１クロックサイクル保持するため、内部クロック信号ｉｎｔＣＬＫが立下がってから確実に次のクロックサイクルの間この内部クロック信号ｉｎｔＣＬＫをＬレベルに保持することができる。また内部クロック信号ｉｎｔＣＬＫ０の立下がりに応答して、第２のラッチ回路のラッチ状態を解放してスルー状態としているため、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルとされた状態においては、次のクロックサイクルにおいて確実に内部クロック信号ｉｎｔＣＬＫをＨレベルの活性状態とすることができる。
【００３２】
上述のように、外部クロックイネーブル信号ｅｘｔＣＫＥを、第１および第２のラッチ回路２ｂおよび２ｃにより、内部クロック信号ｉｎｔＣＬＫ０に従って順次シフト動作させることにより、確実に、この外部クロックイネーブル信号ｅｘｔＣＫＥがＬレベルとされて、外部クロック信号の無効状態を示すとき、次のクロックサイクルにおいて、内部クロック信号ｉｎｔＣＬＫをＬレベルに固定することができる。
【００３３】
【発明が解決しようとする課題】
システム構成要素である各種半導体装置の高速化に対応して、システム内で高速に信号を伝搬するために、新しい規格がインタフェースに対しても提案されている。これらの新しい規格には、ＧＴＬ（ガニング・トランシーバー・ロジック）、ＣＴＴ（センター・タップド・ターミネーティド）、ＨＳＴＬ（ハイ・スピード・トランシーバ・ロジック）、およびＳＳＴＬ（スタブ・シリーズ・ターミネーティド・ロジックまたはスタブ・シリーズ・ターミネーティド・トランシーバ・ロジック）がある。これらのインタフェースでは、入力信号の振幅が小さくされており、信号線の充放電時間を短くし、消費電力の低減および高速化を図る。たとえば、ＨＳＴＬおよびＣＴＴにおいて、入力信号の振幅は、基準電圧Ｖｒｅｆに対し±０．２Ｖの範囲に定められている。したがって、受信側の素子に設けられた入力バッファは、この小振幅の信号を増幅することが要求される。これらの新しい規格は、基準電圧に対してＨレベルおよびＬレベルの振幅が定められており、入力バッファとしては、差動増幅回路が必要とされる。
【００３４】
図１９は、従来の入力バッファ初段の構成を示す図である。ここで、入力バッファ初段とは、外部信号を直接受けるバッファ回路部分を示し、バッファ１ａ，２ａに相当する。
図１９において、初段の入力バッファは、電源電圧Ｖｄｄを供給する電源ノードに接続される一方導通ノード（ソース）と、ノードＮ１に接続されるゲートおよび他方導通ノード（ドレイン）とを有するｐチャネルＭＯＳトランジスタＰＱ１と、電源ノードに接続される一方導通ノードとノードＮ１に接続されるゲートと、出力ノードＮ２に接続される他方導通ノードとを有するｐチャネルＭＯＳトランジスタＰＱ２と、接地電圧Ｖｓｓを供給する接地ノードに接続される一方導通ノードと、基準電圧Ｖｒｅｆを受けるように接続されるゲートと、ノードＮ１に接続される他方導通ノードとを有するｎチャネルＭＯＳトランジスタＮＱ１と、接地ノードに接続される一方導通ノードと、外部信号ＥＸＴを受けるように接続されるゲートと、出力ノードＮ２に接続される他方導通ノードとを有するｎチャネルＭＯＳトランジスタＮＱ２を含む。この初段の入力バッファの構成においては、ｐチャネルＭＯＳトランジスタＰＱ１およびＰＱ２がカレントミラー回路を構成する。外部信号ＥＸＴは、外部から与えられる制御信号ＺＣＳ、ＺＲＡＳ、ＺＣＡＳおよびＺＷＥ、アドレス信号Ａｄｄ、および書込データＤのいずれであってもよい。
【００３５】
外部信号ＥＸＴが基準電位Ｖｒｅｆよりも高い場合には、ｎチャネルＭＯＳトランジスタＮＱ２のコンダクタンスが、ｎチャネルＭＯＳトランジスタＮＱ１のそれよりも大きくなる。ＭＯＳトランジスタＮＱ１は、ｐチャネルＭＯＳトランジスタＰＱ１から電流が供給され、このｐチャネルＭＯＳトランジスタＰＱ１と同じ大きさの電流がｐチャネルＭＯＳトランジスタＰＱ２を介して流れる（ＭＯＳトランジスタＰＱ１およびＰＱ２のサイズが同じ場合）。したがって、この状態においては、ＭＯＳトランジスタＰＱ２を介して流れる電流はすべてＭＯＳトランジスタＮＱ２を介して接地ノードへ放電され、ノードＮ２は、Ｌレベルとなる。
【００３６】
一方、外部信号ＥＸＴの電位レベルが基準電圧Ｖｒｅｆよりも低い場合には、ｎチャネルＭＯＳトランジスタＮＱ１のコンダクタンスが、ＭＯＳトランジスタＮＱ２のコンダクタンスよりも大きくなる。この場合には、ｐチャネルＭＯＳトランジスタＰＱ２を介して流れる電流は、ｎチャネルＭＯＳトランジスタＮＱ２を介して流れる電流よりも大きくなり、ノードＮ２の電位レベルはＨレベルとされる。
この図１９に示すような、差動増幅回路を初段の入力バッファに利用することにより、外部信号ＥＸＴの振幅が小さい場合においても、高速で増幅して大きな振幅の内部信号ＺＯＵＴを生成することができる。
【００３７】
基準電圧Ｖｒｅｆは、通常、電源電圧Ｖｄｄと接地電圧Ｖｓｓの中間電圧（Ｖｄｄ＋Ｖｓｓ）／２の電位レベルである。外部信号ＥＸＴは、その振幅が小さく、Ｖｒｅｆ±０．２（ＨＳＴＬおよびＣＴＴインタフェースの場合：ＧＴＬの場合、Ｖｒｅｆ±０．０５）である。しかし、スタンバイ時等において、外部信号ＥＸＴの電位レベルが電源電圧Ｖｄｄまたは接地電圧Ｖｓｓのレベルに固定された場合においても、基準電圧Ｖｒｅｆは、中間電位レベルであるため、この差動増幅回路においては、電源ノードから接地ノードへ常時電流が流れる。すなわち、外部信号ＥＸＴが電源電圧Ｖｄｄレベルの場合には、ＭＯＳトランジスタＮＱ２を介して接地ノードへ電流が流れ、一方、外部信号ＥＸＴが接地電圧Ｖｓｓレベルの場合、ＭＯＳトランジスタＮＱ１を介して接地ノードへ電流が流れる。ＳＤＲＡＭの記憶容量が増大した場合、アドレス信号ビットを受ける入力バッファの数が増大し、また多ビットデータを入出力する場合、データ入力バッファの数も増大する。またＳＤＲＡＭの多機能化に合わせて、外部制御信号の種類も増加する。したがってこのような外部信号の数が増えた場合、応じて入力バッファの数も増大し、図１９に示すような差動増幅回路を初段入力バッファとして用いた場合、この差動増幅回路を介して常時流れる電流が大きくなり、低消費電流のＳＤＲＡＭを実現することができなくなるという問題が生じる。
【００３８】
それゆえ、この発明の目的は、入力バッファの消費電流を大幅に低減することのできるクロック同期型半導体記憶装置を提供することである。
この発明の他の目的は、外部クロック信号の周波数が高い場合においても、アクセス動作に影響を及ぼすことなく確実に入力バッファの消費電流を低減することのできるクロック同期型半導体記憶装置を提供することである。
【００３９】
【課題を解決するための手段】
請求項１に係る同期型半導体記憶装置は、外部から与えられる外部クロック信号に従って第１の内部クロック信号を生成するクロックバッファ手段と、外部クロック信号の有効を指示する外部から与えられる外部クロックイネーブル信号を第１の内部クロック信号に同期して取込みラッチしてこの外部クロックイネーブル信号の活性化時活性状態とされる入力バッファイネーブル信号を生成するラッチ手段と、ラッチ手段が出力する入力バッファイネーブル信号を受け、この入力バッファイネーブル信号をクロック信号の半サイクル以上１サイクル未満遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段と、この内部クロックイネーブル信号の活性化時に活性状態とされ、外部クロック信号に従って、第２の内部クロック信号を生成する内部クロック生成手段と、入力バッファイネーブル信号の活性化時活性状態とされて、外部から与えられる信号をバッファ処理する入力バッファ手段と、入力バッファ手段の出力に結合され、第２の内部クロック信号に同期して入力バッファ手段の出力信号をラッチして内部信号を生成する内部信号生成手段を備える。入力バッファ手段は、第１および第２の電源供給ノード上の電圧を動作電源電圧として動作しかつこの入力バッファイネーブル信号の非活性化時第１および第２の電源供給ノード間の電流が流れる経路を遮断する手段を含む。ラッチ手段と内部信号生成手段とは同相で動作してラッチ状態となりかつ同一構成を有する。
【００４０】
請求項２に係る同期型半導体記憶装置は、第１の電位レベルと第２の電位レベルとの間で変化する、外部から与えられる外部クロック信号に従って第１の内部クロック信号を生成するクロックバッファ手段と、外部クロック信号の有効を指示する、外部から与えられる外部クロックイネーブル信号を、第１の内部クロック信号の第１の電位レベルから第２の電位レベルへの変化に同期してラッチしかつこのラッチ信号を入力バッファイネーブル信号として出力するラッチ手段と、このラッチ手段の出力に結合され、ラッチ手段からの入力バッファイネーブル信号をクロック信号の半サイクル以上１サイクル未満遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段と、ラッチ手段からの入力バッファイネーブル信号の活性化および非活性化それぞれに応答して第１および第２の電源供給ノード間の電流経路が導通および遮断され、該電流経路の導通時動作して外部クロック信号および外部クロックイネーブル信号と異なる外部からの信号をバッファ処理する入力バッファ手段と、内部クロックイネーブル信号の活性化時活性化され、外部クロック信号に従って第２の内部クロック信号を生成する内部クロック生成手段と、ラッチ手段と同一の構成を有し、入力バッファ手段からの信号を第２の内部クロック信号の第１の電位レベルから第２の電位レベルへの変化に応答してラッチして内部信号を生成して出力する内部信号生成手段を備える。
【００４１】
請求項３に係る同期型半導体記憶装置は、請求項２のラッチ手段が、第１の内部クロック信号が第１の電位レベルのときに与えられた信号を通過させるスルー状態となり、かつ第１の内部クロック信号が第２の電位レベルのときに与えられる信号にかかわらず出力信号の状態を保持するラッチ状態とされる第１のラッチと、この第１のラッチに結合され、第１の内部クロック信号が第１の電位レベルのときにラッチ状態となり、かつ第１の内部クロック信号が第２の電位レベルのときにスルー状態とされる第２のラッチを備える。
【００４２】
請求項４に係る同期型半導体記憶装置は、請求項１または２のクロックイネーブル手段が、第１の内部クロック信号に同期して第１のラッチ手段のラッチ状態と同相でラッチ状態とされ前記ラッチ手段の信号取込と同相でするー状態となるラッチ回路を備える。
請求項５に係る同期型半導体記憶装置は、請求項１ないし４のいずれかのクロックバッファ手段が、外部クロック信号をバッファ処理するバッファ回路と、このバッファ回路の出力信号と同一位相で変化する信号を生成して第１の内部クロック信号として出力するクロック生成回路を備える。
【００４３】
請求項６に係る同期型半導体記憶装置は、請求項５の同期型半導体記憶装置が、さらに、バッファ回路の出力信号を遅延する遅延回路を備える。
請求項７に係る同期型半導体記憶装置は、請求項３の同期型半導体記憶装置の第１のラッチ手段が、外部クロック信号をバッファ処理するバッファ回路と、このバッファ回路の出力信号を遅延して第１のラッチへ与える遅延回路をさらに備える。
請求項８に係る同期型半導体記憶装置は、請求項１ないし７のいずれかの同期型半導体記憶装置が、さらに、入力バッファ手段と内部信号生成手段との間に設けられる遅延回路を備える。
【００４４】
第１の内部クロック信号に従って外部クロックイネーブル信号に従って入力バッファイネーブル信号を生成し、この入力バッファイネーブル信号に従って入力バッファ手段の電流経路を遮断する。外部クロックイネーブル信号に従って入力バッファイネーブル信号が生成されており、第２の内部クロック信号の発生が停止されるサイクルにおいては、装置内部は、その前のサイクルの状態を維持するため、外部信号を取込む必要がない。したがって、必要なときのみ入力バッファ手段を作動状態とし、不必要なときには入力バッファ手段の電流経路を遮断しているため、回路動作に悪影響を及ぼすことなく消費電流を低減することができる。
【００４５】
また、第１の内部クロック信号に同期して入力バッファイネーブル信号を外部クロックイネーブル信号に従って生成することにより、外部クロックイネーブル信号が活性状態とされるサイクル、すなわち内部クロック信号が無効状態から有効状態に復帰するサイクルにおいては、内部クロック信号が無効状態とされるサイクルにおいて、入力バッファイネーブル信号が外部クロックイネーブル信号に従って変化し、これにより、取込むべき外部信号が与えられる（セットアップされる）前に入力バッファイネーブル信号を活性状態として、入力バッファを作動状態とすることができ、高速動作時においても確実に外部信号のセットアップ時間を保証することができ、確実に外部信号に従って内部信号を生成することができる。
【００４６】
また、ラッチ手段と内部信号生成手段とを実質的に同一構成とすることにより、入力バッファイネーブル信号の状態が確定したとき、既に外部信号が取込まれて内部信号が確定状態とされており、必要とされる外部信号を確実に内部へ取込むことができる。
【００４７】
【発明の実施の形態】
［発明の出発概念］
図１は、この発明の出発点としてのＳＤＲＡＭの要部の構成を示す図である。図１において、ＳＤＲＡＭは、外部クロック信号ｅｘｔＣＬＫをバッファ処理して中間クロック／信号ＣＬＫＸならびに第１の内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＺＣＬＫ０を生成するクロックバッファ回路１と、内部クロックイネーブル信号ｉｎｔＣＫＥに従って選択的に活性状態とされ、中間クロック信号ＣＬＫＸから第２の内部クロック信号ｉｎｔＣＬＫ０を生成する内部クロック発生回路４を含む。これらの回路１および４の構成は、後に詳細に説明するが、内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＺＣＬＫ０は中間クロック信号ＣＬＫＸをバッファ処理して生成される。
【００４８】
ＳＤＲＡＭは、さらに、外部クロックイネーブル信号ｅｘｔＣＫＥをバッファ処理するバッファ回路２ａと、このバッファ回路２ａの出力信号を第１の内部クロック信号ｉｎｔＣＬＫ０に同期してラッチしかつ出力する第１のラッチ回路２ｂと、この第１のラッチ回路２ｂの出力信号を、この第１の内部クロック信号ｉｎｔＺＣＬＫ０に同期してラッチしかつ出力する第２のラッチ回路２ｃを含む。この第２のラッチ回路２ｃから、内部クロックイネーブル信号ｉｎｔＣＫＥおよびｉｎｔＺＣＫＥが出力される。バッファ回路２ａ、ラッチ回路２ｂおよび２ｃの構成は、先の図１７（Ｂ）に示す構成と同じである。クロックイネーブル信号ｉｎｔＣＫＥがＨレベルのときには、外部クロック信号（内部クロック信号）の有効状態が示され、内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルのときには、外部クロック信号（内部クロック信号）の無効状態が示される。
【００４９】
入力バッファ３０は、基準電圧Ｖｒｅｆと外部信号（制御信号、アドレス信号および書込データのいずれか）ＥＸＴとを差動的に増幅して、出力信号ＺＯＵＴを生成する。この入力バッファ回路３０は、先の図１９に示す初段入力バッファと同様、カレントミラー回路を構成するｐチャネルＭＯＳトランジスタＰＱ１およびＰＱ２と、基準電圧Ｖｒｅｆと外部信号ＥＸＴとを比較する比較段を構成するｎチャネルＭＯＳトランジスタＮＱ１およびＮＱ２を含む。この入力バッファ３０は、さらに、電源ノード３１とｐチャネルＭＯＳトランジスタＰＱ１およびＰＱ２の各々の一方導通ノードとの間に接続され、そのゲートに内部クロックイネーブル信号ｉｎｔＺＣＫＥを受けるｐチャネルＭＯＳトランジスタＰＱ３、およびＭＯＳトランジスタＮＱ２と並列に設けられかつそのゲートに内部クロックイネーブル信号ｉｎｔＺＣＫＥを受けるｎチャネルＭＯＳトランジスタＮＴを含む。次に、この図１に示す構成の動作を、その動作波形図である図２を参照して説明する。クロックサイクル０より前のクロックサイクルにおいて、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに設定されていると仮定する。
【００５０】
クロックサイクル０において、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに設定され、外部クロック信号ｅｘｔＣＬＫの有効が指定される。この状態においては、前のクロックサイクルにおいて外部クロック信号ｅｘｔＣＫＥはＨレベルに保持されていたので、クロックバッファ回路１から内部クロック信号ｉｎｔＣＬＫ０が生成されると、この第１の内部クロック信号ｉｎｔＣＬＫ０に従って内部クロック発生回路４から、内部クロック信号ｉｎｔＣＬＫが発生される。ここで、「発生される」は、クロック信号がＬレベル（第１の電位レベル）からＨレベル（第２の電位レベル）へ立上がる状態を示す。この状態においては、入力バッファ３０において、ｐチャネルＭＯＳトランジスタＰＱ３は、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルであり導通状態を維持しており、外部信号ＥＸＴと基準電圧Ｖｒｅｆとの比較を行ない、その比較結果に従って出力信号ＺＯＵＴを生成する。
【００５１】
クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥがＬレベルに設定され、外部クロック信号ｅｘｔＣＬＫの無効が指定される。この状態においては、内部クロック信号ｉｎｔＣＬＫ０は、クロックバッファ１から発生されてラッチ回路２ｂおよび２ｃへ与えられる。ラッチ回路２ｂおよび２ｃは、先に説明したように、外部クロックイネーブル信号ｅｘｔＣＫＥを半クロックサイクル遅延して伝達する。したがって、内部クロック信号ｉｎｔＣＬＫ０がＨレベルの間、ラッチ回路２ｃは先の状態を保持しており、内部クロックイネーブル信号ｉｎｔＺＣＫＥはＬレベルを維持する。したがって内部クロック信号ｉｎｔＣＬＫが発生され、入力バッファ回路３０が動作し、外部信号ＥＸＴと基準電圧Ｖｒｅｆとの比較を行なう。
【００５２】
クロックサイクル１において、第１の内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がると、ラッチ回路２ｃがスルー状態とされ、第１のラッチ回路２ｂから与えられた信号を取込み出力する。したがってこの状態において、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＨレベルとなり、ｐチャネルＭＯＳトランジスタＰＱ３が非導通状態、またはｎチャネルＭＯＳトランジスタＮＴが導通状態とされる。これにより、入力バッファ回路３０において、電源ノード３１から接地ノード３２へ電流が流れる経路が遮断される。出力信号ＺＯＵＴは、ＭＯＳトランジスタＮＴにより放電されてＬレベルを維持する。ＭＯＳトランジスタＭＴにより、外部信号ＥＸがＬＬレベルのときに出力信号ＺＯＵＴがハイインピーダンス状態となり、ノイズの影響を受けやすくなるのを防止する。このクロックサイクル１において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジで与えられた外部信号ＥＸＴ（（ａ））は、取込まれて内部動作が実行される。
【００５３】
クロックサイクル２において、外部クロック信号ｅｘｔＣＬＫがＨレベルに立上がると、応じて第１の内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立上がる。この状態において、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに復帰しており、外部クロック信号ｅｘｔＣＬＫの有効状態が指定される。しかしながら、ラッチ回路２ｃは、Ｌレベルの内部クロック信号ｉｎｔＺＣＬＫによりラッチ状態を維持しており、内部クロックイネーブル信号ｉｎｔＺＣＫＥはＨレベルを維持する。同様、内部クロックイネーブル信号ｉｎｔＣＫＥはＬレベルの非活性状態であり、したがって内部クロック発生回路４からの内部クロック信号ｉｎｔＣＬＫはＬレベルを維持する。この状態においては、内部動作は行なわれないため、このクロックサイクル２において与えられた外部信号ＥＸＴ（（ｂ））は取込む必要がない。したがって、入力バッファ回路３０においてｐチャネルＭＯＳトランジスタＰＱ３が非導通状態とされ、この入力バッファ回路３０が非動作状態とされても内部動作に対し何ら悪影響は及ぼさない。
【００５４】
クロックサイクル２において、内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がると、第１のラッチ回路２ｂがラッチ状態となり、また第２のラッチ回路２ｃがスルー状態とされ、内部クロック信号ｉｎｔＣＫＥが外部クロックイネーブル信号ｅｘｔＣＫＥに従ってＨレベルとされ、また補の内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされる。これにより、ｐチャネルＭＯＳトランジスタＰＱ３が導通状態とされ、またｎチャネルＭＯＳトランジスタＮＴが非導通状態とされ、入力バッファ回路３０が作動状態とされる。
【００５５】
したがって、クロックサイクル３において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジで外部信号ＥＸＴを取込んで、入力バッファ回路３０でこれを増幅して内部信号を生成し、内部動作を行なうことができる。
外部クロック信号ｅｘｔＣＬＫの立上がりに対し、外部信号ＥＸＴは、セットアップ時間ｔｓｕおよびホールド時間ｔｈｄが規定される。これらの時間は、正確に内部信号を生成するために外部信号を確定状態に保持する必要があるために規定される。内部クロックイネーブル信号ｉｎｔＺＣＫＥは、内部クロック信号ｉｎｔＣＬＫ０の立下がりに従って変化するため、クロックサイクル１における外部信号ＥＸＴ（（ａ））のホールド時間ｔｈｄは、確実に保証することができ、正確にこのクロックサイクル１における外部信号ＥＸＴ（（ａ））は取込むことができる。また、クロックサイクル２において与えられる外部信号ＥＸＴ（（ｂ））に対しては、内部信号は内部クロック信号ｉｎｔＣＬＫに同期して取込まれて発生されるため、この外部信号ＥＸＴ（（ｂ））の取込は確実に防止される。
【００５６】
また、外部クロック信号ｅｘｔＣＬＫの無効状態から有効状態への復帰時、すなわちクロックサイクル２からクロックサイクル３への移行時において、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされる時点は内部クロック信号ｉｎｔＣＬＫ０の立下り時点であり、クロックサイクル３において取込まれるべき外部信号ＥＸＴのセットアップ開始時点よりも早い時点である。したがって、この外部信号ＥＸＴ（（ｃ））に対し、確実にセットアップ時間ｔｓｕを保証することができ、正確にこの外部信号ＥＸＴ（（ｃ））を取込み内部信号を生成することができる。また中間クロック信号ＣＬＫＸをバッファ処理して内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫを生成することにより、内部クロック信号ｉｎｔＣＬＫを早いタイミングで発生することができ、内部動作開始タイミングを早くすることができる。
【００５７】
外部クロック信号ｅｘｔＣＬＫが比較的低速であり、内部クロックイネーブル信号ｉｎｔＺＣＫＥのＬレベルへの移行タイミングと、外部信号ＥＸＴ（（ｃ））のセットアップ開始時点との時間差ｔｒが正の場合には、上述のように、不必要なときに、入力バッファ回路３０の動作を停止させた後この入力バッファ回路を作動状態へ復帰させる場合においても、正確に外部信号ＥＸＴを取込み内部信号を生成することができる。
しかしながら、外部クロック信号ｅｘｔＣＬＫが高速のクロック信号とされて、外部信号ＥＸＴのセットアップ時間ｔｓｕが、外部クロック信号ｅｘｔＣＬＫの半サイクル時間に近くなった場合、正確に外部信号ＥＸＴを取込むことができなくなる可能性がある。この状態について、次に図３を参照して説明する。
【００５８】
図３において、クロックサイクル０における信号ｉｎｔＣＫＥ，ｉｎｔＺＣＫＥおよびｉｎｔＣＬＫの状態は前のクロックサイクルにおける外部クロックイネーブル信号ｅｘｔＣＫＥの状態により決定される。クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定する。この状態においては、クロックサイクル２において内部クロック信号ｉｎｔＣＬＫの発生が停止される。クロックサイクル３において再び内部クロック信号ｉｎｔＣＬＫが発生される。クロックサイクル２において、第１の内部クロック信号ＣＬＫ０がＬレベルとされてから第２のラッチ回路２ｃにおける遅延時間が経過した後に、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルへ変化する。一方このとき、クロックサイクル３において取込まれるべき外部信号ＥＸＴ（（ｃ））がセットアップされる。ホールド時間ｔｈｄおよびセットアップ時間ｔｓｕは仕様で定められた一定値である。外部クロック信号ｅｘｔＣＬＫの周期が短いとき、この内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされるのが、外部信号ＥＸＴ（（ｃ））がセットアップされた後となる可能性が存在する。この内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされるタイミングと、外部信号ＥＸＴがセットアップされるタイミングとの時間差（以下、リセット時間と称す）ｔｒが負となると、外部信号ＥＸＴのセットアップ時間ｔｓｕが実効的に短くなり、正確に、この外部信号ＥＸＴ（（ｃ））を取込み、内部信号を生成することができなくなる可能性がある。
【００５９】
以下、高速クロック信号に同期して動作する場合においても、より確実に外部信号を取込むことのできる構成について説明する。
［実施の形態１］
図４は、この発明の実施の形態１に従うＳＤＲＡＭの要部の構成を示す図である。図４において、図１に示す構成と対応する部分には同一の参照番号を付し、その詳細説明は省略する。この図４に示す構成において、外部信号ＥＸＴを受ける入力バッファ回路３０の電流経路遮断用のｐチャネルＭＯＳトランジスタＰＱ３のゲートへは、第１のラッチ回路２ｂの出力の信号ｉｎｔＺＣＫＥ０が入力バッファイネーブル信号として与えられる。この第２のラッチ回路２ｃからの内部クロックイネーブル信号ｉｎｔＺＣＫＥは、内部クロック発生回路４へ与えられて、内部クロック信号ｉｎｔＣＬＫの有効／無効を制御する。入力バッファ回路３０の出力信号は内部クロック発生回路４からの内部クロック信号ｉｎｔＣＬＫに応答してラッチ状態となるラッチ回路３５へ与えられる。ラッチ回路３５は、内部クロック信号ｉｎｔＣＬＫの立上がりに従って入力バッファ回路３０から与えられた信号を取込み、この内部クロック信号ｉｎｔＣＬＫがＬレベルの間ラッチする。このラッチ回路３５からの内部信号ｉｎｔＣＯＭは、内部制御信号（コマンドを生成する外部制御信号に対応する）、アドレス信号ビットまたは内部書込データであり、それぞれコマンドデコーダ、アドレスデコーダまたは書込回路へ与えられる（図１５参照）。
【００６０】
次に図４に示す構成の動作をそのタイミングチャート図である図５を参照して説明する。
クロックサイクル０における信号ｉｎｔＣＫＥおよびｉｎｔＣＬＫの状態は前のクロックサイクルにおける外部クロックイネーブル信号ｅｘｔＣＫＥの状態により決定される。
クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥが外部クロック信号ｅｘｔＣＬＫの立上がりにおいてＬレベルに設定され、外部クロック信号の無効が指定される。外部クロック信号ｅｘｔＣＬＫの立上がりに同期して、クロックバッファ１からの内部クロック信号ｉｎｔＣＬＫ０がＨレベルに立上がる。この内部クロック信号ｉｎｔＣＬＫ０が立上がりに同期してラッチ回路２ｂがバッファ回路２ａから与えられた信号を取込みラッチし、かつ内部クロック信号ｉｎｔＣＬＫ０の立下がりに応答してラッチ状態とされる。したがってラッチ回路２ｂからの入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は、内部クロック信号ｉｎｔＣＬＫ０が立上がるとＨレベルに立上がり、入力バッファ回路３０の電流経路遮断用のｐチャネルＭＯＳトランジスタＰＱ３を非導通状態とする。
【００６１】
ラッチ回路３５は、その構成を後に詳細に説明するが、ラッチ回路２ｂと実質的に同じ構成を備えており、内部クロック信号ｉｎｔＣＬＫがＨレベルに立上がるとスルー状態とされ、この入力バッファ回路３０から与えられる信号を取込み、内部クロック信号ｉｎｔＣＬＫがＬレベルのときラッチ状態となる。入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＨレベルに立上がった時点においては、既にラッチ回路３５においてこの入力バッファ回路３０の出力信号が取込まれており、内部信号ｉｎｔＣＯＭは、外部信号ＥＸＴに対応した状態となっている。
【００６２】
次いでこの内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がると、ラッチ回路２ｃがスルー状態となり、ラッチ回路２ｂの出力信号に従って内部クロックイネーブル信号ｉｎｔＺＣＫＥがＨレベルとなり（内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルとなり）、内部クロック発生回路４がディスエーブル状態とされ、内部クロック信号ｉｎｔＣＬＫをＬレベルに固定する。したがって、クロックサイクル２において、外部クロック信号ｅｘｔＣＬＫに従って第１の内部クロック信号ｉｎｔＺＣＬＫ０が変化しても、内部クロック発生回路４からの内部クロック信号ｉｎｔＣＬＫはＬレベルを維持する。このクロックサイクル２において、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに復帰しており、内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答して、ラッチ回路２ｂがスルー状態となり、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０をＬレベルに復帰させる。これにより、ｐチャネルＭＯＳトランジスタＰＱ３が導通状態とされ、入力バッファ回路３０が作動状態とされる。このとき、外部信号ＥＸＴ（（ｂ））は、ラッチ回路３５へは取込まれない（内部クロック信号ｉｎｔＣＬＫはＬレベルに固定されている）。したがって、内部信号ｉｎｔＣＯＭは、先のクロックサイクル１において与えられた外部信号ＥＸＴ（（ａ））に対応した状態（ａ）を維持する。
【００６３】
次いで、内部クロック信号ｉｎｔＣＬＫ０が外部クロック信号ｅｘｔＣＬＫに従ってＬレベルとなると、ラッチ回路２ｃがスルー状態となり、Ｌレベルの入力バッファイネーブル信号ｉｎｔＣＫＥ０に従って内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベル（内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベル）に復帰し、内部クロック発生回路４は作動状態とされる。内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベルに立上がるタイミングが次のクロックサイクル３において取込まれる部信号ＥＸＴ（（ｃ））のセットアップタイミングより遅い場合であっても、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は既にＬレベルの活性状態に復帰しており、リセット時間ｔｒがほぼ半クロックサイクル期間あり、入力バッファ回路３０は確実に、外部信号ＥＸＴをバッファ処理してラッチ回路３５へ与えることができる。したがって、この第１の内部クロック信号ｉｎｔＣＬＫ０に同期して動作するラッチ回路２ｂからの信号ｉｎｔＺＣＫＥ０を入力バッファイネーブル信号として利用することにより、外部クロック信号ｅｘｔＣＬＫが高速のクロック信号であっても、リセット時間ｔｒを確実に確保することができ、高速動作時においても消費電流を低減してかつ確実に外部信号を取込んで内部信号を生成することができる。
【００６４】
クロックサイクル３においては、内部クロック信号ｉｎｔＣＬＫ０の立上がりに同期して、内部クロック信号ｉｎｔＣＬＫが立上がり、ラッチ回路３５が入力バッファ回路３０から与えられた外部信号ＥＸＴ（（ｃ））を取込んで、内部信号ｉｎｔＣＯＭ（（ｃ））を出力する。
上述のように、内部クロック信号ｉｎｔＺＣＫＥよりも早いタイミングで第１の内部クロック信号ｉｎｔＺＣＬＫ０に同期して変化する信号ｉｎｔＺＣＫＥ０を入力バッファイネーブル信号として利用して、入力バッファ回路３０の電源の供給ノード（電源ノード３１および接地ノード３２両者を含む）の間の電流の流れる経路を遮断することにより、高速動作時においても、入力バッファ回路を必要なときのみ動作させかつ外部信号のセットアップ時間を保証することができ、正確に外部信号ＥＸＴを取込み内部信号ｉｎｔＣＯＭを生成することができる。これにより、高速かつ低消費電流で動作するＳＤＲＡＭを得ることができる。
【００６５】
［クロックバッファ回路の構成］
図６は、図４に示すクロックバッファ回路１および内部クロック発生回路４の構成の一例を示す図である。図６において、クロックバッファ１は、外部クロック信号ｅｘｔＣＬＫを受けてバッファ処理するバッファ回路１ａと、バッファ回路１ａの出力信号を反転するインバータ１ｃと、電源電圧Ｖｃｃとインバータ１ｃの出力信号とを受けるＮＡＮＤ回路１ｄと、ＮＡＮＤ回路１ｄの出力を反転するインバータ１ｅを含む。ＮＡＮＤ回路１ｄから補の第１の内部クロック信号ｉｎｔＺＣＬＫ０が出力され、インバータ１ｅから第１の内部クロック信号ｉｎｔＣＬＫ０が出力される。バッファ回路１ａは、たとえばカレントミラー型差動増幅回路の構成を備える。このバッファ回路１ａは常時動作し、外部クロック信号ｅｘｔＣＬＫをバッファ処理しかつ反転して出力する。
【００６６】
図５に示すように、内部クロック信号ｉｎｔＣＬＫの立上がりが、インバータ１ｃにより遅延される場合、外部信号ＥＸＴのセットアップ時間ｔｓｕに対し、さらにこのインバータ１ｃの有する遅延時間ｔｓｕ′が実効的なセットアップ時間として付け加えられる。外部信号ＥＸＴは、内部クロック信号ｉｎｔＣＬＫに同期して取込まれてラッチされるためである。したがって、この外部信号ＥＸＴの外部クロック信号ｅｘｔＣＬＫに対するセットアップ時間ｔｓｕを短くしても、内部で十分な時間のセットアップ時間（ｔｓｕ＋ｔｓｕ′）を確保することができ、応じてサイクル期間を短くすることができ、高速動作が可能となる。このセットアップ時間およびホールド時間は、内部信号を確実に生成するために内部アクセス動作に関係なく外部信号を一定の状態に保持するために必要とされる時間であり、これらの時間が短ければ短いほど、クロックサイクル期間を短くすることができるためである。同様、外部クロックイネーブル信号ｅｘｔＣＫＥに対しても、内部クロック信号ｉｎｔＣＬＫ０がインバータ１ｃにより遅延されているため、このセットアップ時間を実効的に長くすることができる。
【００６７】
内部クロック発生回路４は、内部クロックイネーブル信号ｉｎｔＣＫＥとインバータ１ｃの出力信号を受けるＮＡＮＤ回路４ａと、ＮＡＮＤ回路４ａの出力信号を受けるインバータ４ｂを含む。ＮＡＮＤ回路４ａから補の内部クロック信号ｉｎｔＺＣＬＫが出力され、インバータ４ｂから内部クロック信号ｉｎｔＣＬＫが出力される。
ＮＡＮＤ回路４ａは、インバータ１ｃの出力信号と内部クロックイネーブル信号ｉｎｔＣＫＥを受けるＡＮＤ回路で置換えられてもよい。その場合には、ただし、インバータ１ｃからは外部クロック信号ｅｘｔＣＬＫと逆相のクロック信号が出力される。ＮＡＮＤ回路１ｄおよび４ａにより内部クロック信号ｉｎｔＺＣＬＫ０およびｉｎｔＺＣＬＫの遅延時間は同じとなり、早いタイミングで内部クロック信号ｉｎｔＣＬＫを立上げて外部信号をラッチして内部信号ｉｎｔＣＯＭを確定状態とでき、内部動作開始タイミングを早くできる。
【００６８】
図７は、図６に示すクロックバッファ回路１の変更例の構成および動作を示す図でる。図７（Ａ）において、クロックバッファ回路１は、インバータ１ｃの出力信号ＣＬＫＸを反転しかつ遅延する遅延回路１ｇと、インバータ１ｃの出力信号と遅延回路１ｇの出力信号を受けるＡＮＤ回路１ｈと、ＡＮＤ回路１ｈの出力信号を受けるインバータ１ｆを含む。ＡＮＤ回路１ｈから、補の内部クロック信号ｉｎｔＺＣＬＫ０が出力され、インバータ１ｆから内部クロック信号ｉｎｔＣＬＫ０が出力される。
【００６９】
この図７（Ａ）に示す構成の場合、ＡＮＤ回路１ｈからは、図７（Ｂ）に示すように、インバータ１ｃの入力信号φの立下がりに応答して、遅延回路１ｇが有する遅延時間Ｈレベルとされる内部クロック信号ｉｎｔＣＬＫ０が出力される。内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫの立上がりのみが外部クロック信号ｅｘｔＣＬＫに同期し、その立下がりは、外部クロック信号ｅｘｔＣＬＫの立下がりには同期しない。しかしながら、このＳＤＲＡＭにおいては、入力段において内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫの立上がりに同期してラッチ回路がラッチ動作を行なっており、確実に外部信号を取込み内部信号を生成することができる。この遅延回路１ｇが有する遅延時間は、１クロックサイクル期間よりも短いが図７（Ｂ）に示すように、外部クロック信号ｅｘｔＣＬＫの半サイクルよりも短くてもよく、また長くてもよい（長い場合は破線で示す）。内部クロック信号ｉｎｔＣＬＫの必要最小限のＨレベル期間が確保されていればよい。
【００７０】
図８は、内部クロックイネーブル信号ｉｎｔＣＫＥおよび内部信号ｉｎｔＣＯＭを発生する部分の具体的構成を示す図である。図８において、ＣＫＥバッファ２は、外部クロックイネーブル信号ｅｘｔＣＫＥを受けるバッファ２ａと、バッファ２ａの出力信号を遅延する遅延回路２ｄと、遅延回路２ｄの出力信号を第１の内部クロック信号ｉｎｔＣＬＫ０に同期して取込み、ラッチしかつシフトして入力バッファイネーブル信号ｉｎｔＣＫＥ０およびｉｎｔＺＣＫＥ０を出力するラッチ回路２ｂと、このラッチ回路２ｂの出力信号をこの第１の内部クロック信号ｉｎｔＺＣＬＫ０に同期して取込み、ラッチし出力するラッチ回路２ｃを含む。
【００７１】
ラッチ回路２ｂは、図１７（Ｂ）に示す構成と同様、内部クロック信号ｉｎｔＣＬＫ０がＬレベルのときにスルー状態とされ、内部クロック信号ｉｎｔＣＬＫ０がＨレベルのときにラッチ状態とされるラッチ２ｂａと、内部クロック信号ｉｎｔＣＬＫ０がＬレベルのときにラッチ状態とされ、かつ第１の内部クロック信号ｉｎｔＣＬＫ０がＨレベルのときにスルー状態とされるラッチ２ｂｂを含む。この第１のラッチ２ｂａおよび第２のラッチ２ｂｂの構成は、図１７（Ｂ）に示す構成と同じであり、対応する部分には同一の参照番号を付す。また、第２のラッチ回路２ｃの内部構成も、図１７（Ｂ）に示す構成と同じであり、対応する部分には同一の参照番号を付す。
【００７２】
外部信号ＥＸＴから内部信号ｉｎｔＣＯＭを生成する入力バッファ回路は、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０に同期して選択的に活性状態とされる入力バッファ３０と、入力バッファ３０の出力信号を遅延する遅延回路３７と、遅延回路３７の出力信号を内部クロック信号ｉｎｔＣＬＫに同期して取込み、ラッチしかつシフトして内部信号ｉｎｔＣＯＭおよびｉｎｔＺＣＯＭを生成するラッチ回路３５を含む。このラッチ回路３５は、内部クロック信号ｉｎｔＣＬＫがＬレベルのときにスルー状態とされ、かつ内部クロック信号ｉｎｔＣＬＫがＨレベルのときにラッチ状態とされるラッチ３５ａと、ラッチ３５ａの出力信号を受けるように結合され、内部クロック信号ｉｎｔＣＬＫがＨレベルのときにスルー状態とされ、内部クロック信号ｉｎｔＣＬＫがＬレベルのときにラッチ状態とされるラッチ３５ｂを含む。入力バッファ３０は、図１に示すバッファと同様、カレントミラー型差動増幅回路の構成を備え、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＬレベルのときに作動状態とされかつ入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＨレベルのときにその電流経路が遮断されて非作動状態とされる。
【００７３】
ラッチ３５ａは、内部クロック信号ｉｎｔＣＬＫおよびｉｎｔＺＣＬＫに同期して選択的に作動状態とされて遅延回路３７の出力信号を反転する３状態インバータ４１ａと、３状態インバータ４１ａの出力信号を受けるインバータ４１ｂと、インバータ４１ｂの出力信号を反転してインバータ４１ｂの入力部へ伝達するインバータ４１ｃと、インバータ４１ｂの出力信号を反転するインバータ４１ｄを含む。インバータ４１ｂおよび４１ｃはラッチ回路を構成する。３状態インバータ４１ａは、内部クロック信号ｉｎｔＣＬＫがＬレベルであり、かつ補の内部クロック信号ｉｎｔＺＣＬＫがＨレベルのときに作動状態とされてインバータとして作用し、内部クロック信号ｉｎｔＣＬＫがＨレベルでありかつ補の内部クロック信号ｉｎｔＺＣＬＫがＬレベルのときには、出力ハイインピーダンス状態とされる。
【００７４】
ラッチ３５ｂは、内部クロック信号ｉｎｔＣＬＫとインバータ４１ｄの出力信号を受けるＮＡＮＤ回路４１ｅと、内部クロック信号ｉｎｔＣＬＫとインバータ４１ｂの出力信号を受けるＮＡＮＤ回路４１ｆと、ＮＡＮＤ回路４１ｅの出力信号をその一方入力に受けて内部信号ｉｎｔＣＯＭを出力するＮＡＮＤ回路４１ｇと、ＮＡＮＤ回路４１ｆの出力信号と内部信号ｉｎｔＣＯＭを受けて補の内部信号ｉｎｔＺＣＯＭを出力するＮＡＮＤ回路４１ｈを含む。ＮＡＮＤ回路４１ｈの出力する信号ｉｎｔＺＣＯＭはまたＮＡＮＤ回路４１ｇの他方入力へ与えられる。
【００７５】
このラッチ回路２ｂとラッチ回路３５とは、その内部構成は実質的に同じである。ラッチしシフトするタイミングを規定するクロック信号が異なるだけである。第１の内部信号ｉｎｔＣＬＫ０は、図６に示すように、インバータ１ｅを介して出力され、内部クロック信号ｉｎｔＣＬＫは、インバータ４ｂを介して出力される。一方、補の第１の内部クロック信号ｉｎｔＺＣＬＫ０は、遅延回路１ｃからＮＡＮＤゲート１ａを介して出力され、また補の内部クロック信号ｉｎｔＺＣＬＫはＮＡＮＤゲート４ａから出力される。従って、内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫの変化タイミングの差は、ほぼ無視することができる値である。
【００７６】
同様、補の内部クロック信号ｉｎｔＺＣＬＫおよびｉｎｔＺＣＬＫ０もほぼ同じタイミングで発生される。従って、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が外部クロックイネーブル信号ｅｘｔＣＫＥに従ってＨレベルとされるとき、この内部信号ｉｎｔＣＯＭも既に外部信号ＥＸＴの状態に対応した状態に変化して、ラッチ３５ｂにより保持されていると考えることができる。したがって入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が早いタイミングで非活性状態（Ｈレベル）とされても、そのときには、外部信号ＥＸＴは確実にラッチ回路３５で内部信号ｉｎｔＣＯＭとしてラッチされていると考えることができる。次に遅延回路２ｄおよび３７の作用について説明する。
【００７７】
図９は、図６ないし図８に示すバッファ回路１ａ、２ａおよび３０各々の次段に設けられた遅延回路１ｃ、２ｄおよび３７の作用を説明するためのタイミングチャート図である。図９において、外部クロック信号ｅｘｔＣＬＫは、遅延回路１ｃにより時間Ｔｄ０遅延されて、第１の内部クロック信号ｉｎｔＣＬＫ０となる。内部クロック信号ｉｎｔＣＬＫは、ＮＯＲゲート４ａの遅延を考慮して、外部クロック信号ｅｘｔＣＬＫに対し時間Ｔｄ１遅れて変化する。
外部信号ＥＸＴ（（ａ））が、外部クロック信号ｅｘｔＣＬＫに対しセットアップ時間Ｔｓｕを有し、かつ外部クロック信号ｅｘｔＣＬＫに対するホールド時間が０の場合を考える。この外部信号ＥＸＴは、遅延回路３７により時間Ｔｄ２遅延される。したがってこの場合、この遅延回路３７の出力信号（ａ）は、内部クロック信号ｉｎｔＣＬＫに対し次式で表わされるセットアップ時間ｔｓｕおよびホールド時間ｔｈを有する。
【００７８】
ｔｓｕ＝Ｔｓｕ＋Ｔｄ１−Ｔｄ２、
ｔｈ＝Ｔｈ（＝０）＋Ｔｄ２−Ｔｄ１
したがって、Ｔｄ２＞Ｔｄ１の条件が満足されれば、外部信号ＥＸＴの外部クロック信号ｅｘｔＣＬＫに対するホールド時間が０の場合であっても、内部クロック信号ｉｎｔＣＬＫに対するホールド時間ｔｈが正の値（Ｔｄ２−Ｔｄ１）とされ、早いタイミングで内部クロック信号ｉｎｔＣＬＫ０が立上がっても（Ｔｄ０が極めて小さいとき）、確実に外部信号ＥＸＴを取込み、第１のラッチ３５ａの出力信号ｉｎｔＣＯＭ０を確定状態とすることができる。
【００７９】
また外部信号ＥＸＴ（（ｃ））の場合、遅延回路３７の出力する信号の内部クロック信号ｉｎｔＣＬＫに対するセットアップ時間ｔｓｕは、外部信号ＥＸＴ（ｃ）の外部クロック信号ｅｘｔＣＬＫに対するセットアップ時間Ｔｓｕよりも短くなる。したがってこの場合、必要最小限のセットアップ時間ｔｓｕを確保するためには、外部信号ＥＸＴ（（ｃ））のセットアップタイミングを早くする必要が生じる。この遅延時間Ｔｄ２は、遅延回路３７の出力信号のホールド時間を確保するために設けられるものであり、その値はリセット時間ｔｒよりも十分小さく（ホールド時間はセットアップ時間より短い）、したがってこの場合においても入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＬレベルに立下がるタイミングは、外部信号ＥＸＴ（（ｃ））のセットアップタイミングよりも十分早く、高速動作時においても確実に外部信号ＥＸＴのセットアップを行なうことができる。
内部クロック信号ｉｎｔＣＬＫの無効時、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は、第１の内部クロック信号ｉｎｔＣＬＫ０の立上がりに同期してＨレベルとされる。入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は、図８に示すラッチ２ｂｂを介して生成される。したがって、内部クロック信号ｉｎｔＣＬＫ０がＨレベルに立上がってから、２段のゲート（ＮＡＮＤ回路）の遅延が少なくとも必要とされる。一方、内部クロック信号ｉｎｔＣＬＫは、１段のゲート（ＮＯＲ回路４ａ）により、内部クロック信号ｉｎｔＺＣＬＫ０に従って生成される。したがって、内部クロック信号ｉｎｔＣＬＫの立上がりよりも、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０の立上がりは少なくとも１段のゲート分遅くなる。このとき、内部クロック信号ｉｎｔＣＬＫと入力バッファイネーブル信号ｉｎｔＺＣＫＥ０の立上がりの時間差が小さく、ラッチ回路３５により外部信号ＥＸＴが取込まれる前に入力バッファ３０が非活性状態とされることが考えられるが、内部クロック信号ｉｎｔＣＬＫがＬレベルのときには、３状態インバータ４１ａが作動状態とされており、その出力信号はラッチ４１ｂおよび４１ｃによりラッチされており、また遅延回路３７の出力信号がこの内部クロック信号ｉｎｔＣＬＫのＬレベルからＨレベルへの遷移時において確定状態にあれば、確実に外部信号ＥＸＴを取込み、ラッチして内部信号ｉｎｔＣＯＭを生成することができる。
【００８０】
このとき、特に、図６に示すように内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫがほぼ同じタイミングで生成される場合、ラッチ回路２ｂおよび３５は同じ構成を実質的に有しているため、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＬレベルからＨレベルに変化したとき、この内部信号ｉｎｔＣＯＭも、外部信号ＥＸＴに従った状態に設定されていると考えることができ、したがって早いタイミングで入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が立上がっても、確実に外部信号ＥＸＴを取込み内部信号ｉｎｔＣＯＭを生成することができる。
【００８１】
上述の説明においては、１クロックサイクル期間のみ外部クロックイネーブル信号ｅｘｔＣＫＥがＬレベルとされる動作が示される。しかしながら、スタンバイ時において連続的に外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すれば、入力バッファイネーブル信号ｉｎｔＣＫＥ０は連続的にＨレベルを維持し、入力バッファ３０の電流経路がその間遮断され、消費電流が低減される。図１０（Ａ）は、ＣＫＥバッファの変更例の構成を示す図である。図１０（Ａ）に示す、ＣＫＥバッファの構成においては、内部クロックイネーブル信号ｉｎｔＣＫＥおよびｉｎｔＺＣＫＥを出力するフリップフロップ２ｃに代えて、ラッチ回路２ｂからの入力バッファイネーブル信号ｉｎｔＣＫＥ０およびｉｎｔＺＣＫＥ０をそれぞれ遅延する遅延回路２ｅが設けられる。遅延回路２ｅは、入力バッファイネーブル信号ｉｎｔＣＫＥ０を遅延して内部クロックイネーブル信号ｉｎｔＣＫＥを出力する遅延回路２ｅａと、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０を遅延して内部クロックイネーブル信号ｉｎｔＺＣＫＥを出力する遅延回路２ｅｂを含む。
【００８２】
この図１０（Ａ）に示すような遅延回路２ｅを用いた場合、図１０（Ｂ）に示すように、入力バッファイネーブル信号ｉｎｔＣＫＥ０が、内部クロック信号ｉｎｔＣＬＫ０の立上がりに同期して立下がった場合、所定時間（遅延回路２ｅの有する遅延時間）経過後に内部クロックイネーブル信号ｉｎｔＣＫＥ０がＬレベルに立下がる。フリップフロップ２ｃは、外部クロックイネーブル信号ｅｘｔＣＫＥを半クロックサイクル遅延して伝達しかつ１クロックサイクル期間その状態を保持する機能を備える。この１クロックサイクル期間保持する機能は、ラッチ回路２ｂにより実現される。したがって、この遅延回路２ｅを用いても、確実に、活性状態の外部クロックイネーブル信号ｅｘｔＣＫＥが与えられた次のサイクルにおける内部クロック信号ｉｎｔＣＬＫの発生を停止させることができる。
【００８３】
この遅延回路２ｅを用いる場合、その遅延時間によっては、内部クロック信号ｉｎｔＣＬＫがＨレベルのときに、内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルとされる可能性が存在する。この状態を避けるためには、遅延回路２ｅａおよび２ｅｂの遅延時間を、半クロックサイクル以上、１クロックサイクル未満に設定すればよい。なお、クロック周波数が異なれば、このクロックの１周期も異なり、内部クロック信号ｉｎｔＣＬＫ０（ｉｎｔＣＬＫ）のＨレベルの期間の長さも異なる。この場合、遅延回路２ｅａおよび２ｅｂそれぞれにおいて複数の遅延時間を実現する遅延素子を設け、用いられる外部クロック信号ｅｘｔＣＬＫの周波数に応じてその適当な遅延時間の遅延素子を選択する構成が利用されればよい。このような構成としては、たとえばＳＤＲＡＭに通常設けられるコマンドレジスタに、遅延時間選択用のデータを格納し、縦続接続された遅延素子を、その格納データに応じて選択的に短絡する構成を利用することができる。
【００８４】
［入力バッファ回路の変更例］
図１１は、この発明の実施の形態１において利用される入力バッファ回路の変更例の構成を示す図である。この図１１において、入力バッファ３０は、外部信号ＥＸＴと基準電圧Ｖｒｅｆを差動的に増幅する差動増幅回路３０ａと、この差動増幅回路３０ａの内部接地ノード（差動ｎチャネルＭＯＳトランジスタの共通ソースノード）と接地ノード３２との間に接続されるｎチャネルＭＯＳトランジスタＮＱ３を含む。このＭＯＳトランジスタＮＱ３は、そのゲートに入力バッファイネーブル信号ｉｎｔＣＫＥ０を受ける。差動増幅回路３０ａは、電源ノード３１から電源電圧Ｖｄｄを供給される。この図１１に示す構成においては、入力バッファイネーブル信号ｉｎｔＣＫＥ０がＬレベルとされると、ｎチャネルＭＯＳトランジスタＮＱ３が非導通状態とされ、この差動増幅回路３０ａから接地ノード３２へ電流が流れる経路が遮断され、差動増幅回路３０ａは非作動状態とされる。
【００８５】
この差動増幅回路３０ａは、負入力に外部信号ＥＸＴを受け、正入力に基準電圧Ｖｒｅｆを受けているが、その内部構造は、図１に示す入力バッファ回路３０に含まれるトランジスタＰＱ１、ＰＱ２、ＮＱ１、ＮＴおよびＮＱ２で構成される差動増幅回路と同じ構成を備える。この差動増幅回路３０ａは、異なる内部構造を備えていてもよく、基準電圧Ｖｒｅｆと外部信号ＥＸＴとを差動増幅する機能を備えていればよい。
この図１１に示す構成においても、内部クロック信号ｉｎｔＣＬＫが発生されない場合に、差動増幅回路３０ａの電源ノード３１と接地ノード３２との間の電流が流れる経路が遮断されるため、必要なときのみこの入力バッファ回路３０を動作させることができ、消費電流を低減することができる。
【００８６】
［入力バッファ回路の変更例２］
図１２は、この発明の実施の形態１に従う入力バッファ回路の変更例２の構成を示す図である。図１２において、入力バッファ３０を構成する差動増幅回路３０ａは、電源ノード３１からｐチャネルＭＯＳトランジスタＰＱ３を介して電源電圧Ｖｄｄを供給され、またｎチャネルＭＯＳトランジスタＮＱ３を介して接地ノード３２から接地電圧Ｖｓｓを供給される。ＭＯＳトランジスタＰＱ３のゲートには入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が与えられ、ＭＯＳトランジスタＮＱ３のゲートには、入力バッファイネーブル信号ｉｎｔＣＫＥ０が与えられる。この図１２に示す構成の場合、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０およびｉｎｔＣＫＥ０に従って、ＭＯＳトランジスタＰＱ３およびＮＱ３がともに非導通状態とされ、差動増幅回路３０ａは、電源ノード３１および接地ノード３２から分離される。この状態において、出力信号ＺＯＵＴがリーク電流またはノイズなどの影響で変動した場合においても、差動増幅回路３０ａにおいては何ら電流は消費されず（出力ノードと電源供給ノード（電源ノード３１および接地ノード３２両者を含む）から分離されているため）、消費電流をより低減することができる。
【００８７】
［他の適用例］
上述の説明においては、ＳＤＲＡＭの入力バッファ回路が説明されている。しかしながら、たとえばシンクロナスＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）のようなメモリであっても、クロック信号に同期して外部信号の取込が行なわれるメモリ装置であるかぎり同様の効果を得ることができる。
【００８８】
【発明の効果】
以上のように、この発明に従えば、クロック同期型半導体記憶装置において、内部クロック信号の前縁（立上り）に同期して入力バッファイネーブル信号を発生して入力バッファの電流経路を遮断する構成にしているため、内部クロック信号非発生時から発生状態への復帰時においても、確実に与えられた外部信号のセットアップ時間を確保することができ、高速動作する低消費電流のクロック同期型半導体記憶装置を実現することができる。
【００８９】
このとき、外部信号が取込まれて内部信号状態が確定してから入力バッファ回路を非作動状態としているため、この外部信号のホールド時間が短い時間においても、確実に外部信号に対応した内部信号を生成することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態に従うＳＤＲＡＭの出発点の構成を示す図である。
【図２】 図１に示す構成の動作を示すタイミングチャート図である。
【図３】 図１に示す構成の問題点を説明するためのタイミングチャート図である。
【図４】 この発明の実施の形態に従うＳＤＲＡＭの要部の構成を示す図である。
【図５】 図４に示す構成の動作を示すタイミングチャート図である。
【図６】 図４に示すクロックバッファ回路の構成の一例を示す図である。
【図７】 （Ａ）は、図４に示すクロックバッファ回路の変更例の構成を示し、（Ｂ）はその動作波形を示す図である。
【図８】 図４に示すＣＫＥバッファおよび外部信号入力バッファの構成の一例を示す図である。
【図９】 図８に示す構成の動作を示すタイミングチャート図である。
【図１０】 （Ａ）は、図８に示すＣＫＥバッファの変更例の構成を示し、（Ｂ）は、その動作波形を示す図である。
【図１１】 この発明の実施の形態に従う入力バッファ回路の変更例１の構成を示す図である。
【図１２】 この発明の実施の形態１に従う入力バッファ回路の変更例２の構成を示す図である。
【図１３】 ＳＤＲＡＭの外部ピン配置を示す図である。
【図１４】 ＳＤＲＡＭの動作を説明するためのタイミングチャート図である。
【図１５】 ＳＤＲＡＭの全体の構成を概略的に示す図である。
【図１６】 （Ａ）は、クロックイネーブル信号の差異を説明するためのタイミングチャート図であり、（Ｂ）は、このクロックイネーブル信号の利用の一例を示すタイミングチャート図である。
【図１７】 （Ａ）は、従来のクロックバッファ回路の構成を示し、（Ｂ）は、従来のＣＫＥバッファ回路の構成の一例を示す図である。
【図１８】 図１７（Ａ）および（Ｂ）に示す構成の動作を示すタイミングチャートである。
【図１９】 従来のＳＤＲＡＭの入力バッファ初段の構成の一例を示す図である。
【符号の説明】
１ クロックバッファ回路、２ ＣＫＥバッファ、２ａ 入力バッファ回路、２ｂ，２ｃ ラッチ回路、３ 入力バッファ回路、４ 内部クロック信号発生回路、ＰＱ３ ｐチャネルＭＯＳトランジスタ、３５ ラッチ回路、３１ 電源ノード、３２ 接地ノード、１ｄ，４ａ ＮＡＮＤ回路、１ｈ ＡＮＤ回路、１ｆインバータ、２ｄ 遅延回路、３７ 遅延回路、２ｂａ 第１のラッチ、２ｂｂ 第２のラッチ、３５ａ 第１のラッチ、３５ｂ 第２のラッチ、２ｅａ，２ｅｂ 遅延回路、ＮＱ３ ｎチャネルＭＯＳトランジスタ、３０ａ 差動増幅回路。
なお、図において同一符号は、同一または相当部分を示す。
【発明の属する技術分野】
この発明は、外部から与えられるクロック信号に同期して動作するクロック同期型半導体記憶装置に関し、特に、クロック同期型半導体記憶装置の外部信号を受ける入力バッファの構成に関する。
【０００２】
【従来の技術】
マイクロプロセッサとメモリとの動作速度の差を解消するために、さまざまな高速アクセス可能なメモリＬＳＩ（大規模集積回路）が提案されている。これらのメモリＬＳＩは、いずれも、外部クロック信号に同期してデータの入出力を行なうことにより、実効的なデータ転送速度を速くすることを特徴としている。このような外部クロック信号に同期して動作する同期型メモリの１つに、シンクロナスＤＲＡＭ（以下、ＳＤＲＡＭと称す）がある。このＳＤＲＡＭは、メモリセルが、通常、１キャパシタ／１トランジスタ型のダイナミック型メモリセルで構成される。
【０００３】
図１３は、従来のＳＤＲＡＭの外部ピン端子の配置の一例を示す図である。図１３において、矩形型のパッケージ（ＴＳＯＰ：thin small outline package）の長辺方向に沿った両側に外部ピン端子が配置される。このパッケージの長辺方向両端に、電源電圧Ｖｄｄを受けるピン端子Ｐ１およびＰ２３ならびに接地電圧Ｖｓｓを受けるピン端子Ｐ２およびＰ２４が配置される。電源ピン端子Ｐ１および接地ピン端子Ｐ２に隣接して、データ入出力を行なうためのピン端子Ｐ３、Ｐ４…Ｐ７およびＰ８が配置される。これらのデータ入出力ピン端子Ｐ３，Ｐ４，Ｐ７およびＰ８の間に、データ入出力を行なうバッファ回路に利用される接地電圧ＶｓｓＱおよび電源電圧ＶｄｄＱをそれぞれ供給するピン端子Ｐ５，Ｐ６，Ｐ９およびＰ１０が配置される。
【０００４】
パッケージ中央部付近に、外部からの制御信号を受けるピン端子Ｐ１１〜Ｐ１７が配置される。ピン端子Ｐ１１へは、ライトイネーブル信号ＺＷＥが与えられる。ピン端子Ｐ１３へは、コラムアドレスストローブ信号ＺＣＡＳが与えられる。ピン端子Ｐ１５へは、ロウアドレスストローブ信号ＺＲＡＳが与えられる。ピン端子Ｐ１７へは、チップセレクト信号ＺＣＳが与えられる。ピン端子Ｐ１２へは、後に説明する入力バッファにおける外部信号のハイレベルおよびローレベルの判定基準となる基準電位Ｖｒｅｆが与えられる。この基準電位Ｖｒｅｆは、また内部回路において他の形態で利用されてもよい。
【０００５】
ピン端子Ｐ１４へは、このＳＤＲＡＭの動作タイミングを規定する外部クロック信号ＣＬＫが与えられる。ピン端子Ｐ１６へは、この外部クロック信号ＣＬＫの有効／無効を規定するクロックイネーブル信号ＣＫＥが与えられる。ピン端子Ｐ１８へは、何ら外部信号は与えられず、ノーコネクション（ＮＣ）状態とされる。
パッケージの下部のピン端子Ｐ１９，Ｐ２０〜Ｐ２１およびＰ２２へは、外部からのアドレス信号Ａｄが与えられる。
【０００６】
標準のＤＲＡＭと異なり、ＳＤＲＡＭにおいては、クロック信号ＣＬＫの立上がり時における外部制御信号ＺＷＥ、ＺＣＡＳ、ＺＲＡＳ、ＺＣＳの状態により、実行される内部動作が規定される。その動作態様について、次に図１４を参照して説明する。
図１４（ａ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳおよびロウアドレスストローブ信号ＺＲＡＳをＬレベルに設定しかつコラムアドレスストローブ信号ＺＣＡＳおよびライトイネーブル信号ＺＷＥをＨレベルに指定すると、アクティブコマンドが与えられ、このＳＤＲＡＭの内部動作が活性化される。すなわち、このアクティブコマンドに従って、ＳＤＲＡＭにおいて、アドレス信号Ｘが取込まれ、このアドレス信号Ｘに従ってメモリセル選択動作が開始される。
【０００７】
図１４（ｂ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳおよびコラムアドレスストローブ信号ＺＣＡＳをＬレベルに設定しかつロウアドレスストローブ信号ＺＲＡＳおよびライトイネーブル信号ＺＷＥをＨレベルに設定すると、リードコマンドが与えられ、データ読出モードが指定される。このリードコマンドが与えられると、アドレス信号Ｙが取込まれ、ＳＤＲＡＭにおいては、このアドレス信号Ｙに従ってメモリセルの列選択動作が行なわれ、選択された行および列のメモリセルのデータＱが出力される。通常、このリードコマンドが与えられてから、「ＺＣＡＳレイテンシー」と呼ばれるクロックサイクル期間が経過した後に、有効データＱが出力される。図１４（ｂ）においては、ＺＣＡＳレイテンシーが１の場合の状態を示す。
【０００８】
図１４（ｃ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳ、コラムアドレスストローブ信号ＺＣＡＳ、およびライトイネーブル信号ＺＷＥをＬレベルに設定し、ロウアドレスストローブ信号ＺＲＡＳをＨレベルに設定すると、ライトコマンドが与えられる。このライトコマンドが与えられると、ＳＤＲＡＭのデータ書込動作が指定され、このライトコマンドが与えられたクロックサイクルにおけるデータＤがＳＤＲＡＭに取込まれてアドレス信号Ｘ，Ｙにより指定された内部の選択メモリセルへ書込まれる。
【０００９】
図１４（ｄ）に示すように、クロック信号ＣＬＫの立上がりエッジにおいて、チップセレクト信号ＺＣＳ、ロウアドレスストローブ信号ＺＲＡＳおよびライトイネーブル信号ＺＷＥをＬレベルに設定し、コラムアドレスストローブ信号ＺＣＡＳをＨレベルに設定すると、プリチャージコマンドが与えられる。このプリチャージコマンドが与えられると、ＳＤＲＡＭは、内部がプリチャージ状態に復帰し、選択状態とされたメモリセルがすべて非選択状態とされる。またＳＤＲＡＭの内部回路はすべてプリチャージ状態（スタンバイ状態）に復帰する。
【００１０】
このクロック信号ＣＬＫの立上がりエッジに同期して外部信号、すなわち外部制御信号、アドレス信号、および書込データを装置内部へ取込むことにより、外部信号のスキューなどによるタイミングマージンを考慮する必要がなく、高速で内部動作を開始することができ、高速アクセスが可能となる。また、データ入出力をクロック信号ＣＬＫに同期して行なうため、データ書込／読出を高速で行なうことができる。ここで、通常ＳＤＲＡＭにおいては、リードコマンドまたはライトコマンドを与えると、その時に与えられたアドレス信号（Ｙアドレス）に従ってバースト長と呼ばれる数のデータを連続して読出または書込をすることができる。
【００１１】
図１５は、ＳＤＲＡＭの内部構成を概略的に示すブロック図である。図１５において、ＳＤＲＡＭは、外部クロック信号ｅｘｔＣＬＫをバッファ処理するクロックバッファ１と、外部クロックイネーブル信号ｅｘｔＣＫＥをクロックバッファ１の出力信号に同期して取込みラッチして内部クロックイネーブル信号ｉｎｔＣＫＥを生成するＣＫＥバッファ回路２と、内部クロックイネーブル信号ｉｎｔＣＫＥの活性化時活性状態とされ、クロックバッファ１の出力信号に従って内部クロック信号ｉｎｔＣＬＫを生成する内部クロック発生回路４を含む。内部クロック発生回路４は、この内部クロックイネーブル信号ｉｎｔＣＫＥの非活性化時、すなわち外部（内部）クロック信号の無効状態を示すときには、内部クロック信号ｉｎｔＣＬＫをＬレベルに固定する。
【００１２】
ＳＤＲＡＭは、さらに、内部クロック信号ｉｎｔＣＬＫの立上がりに同期して、外部からの信号ＺＣＳ、ＺＲＡＳ、ＺＣＡＳ、およびＺＷＥを取込みかつラッチして内部制御信号を生成する外部信号入力バッファ回路６と、この外部信号入力バッファ回路６からの内部制御信号に従って指定された動作モードを指定する信号を発生するコマンドデコーダ８と、コマンドデコーダ８からの内部動作モード指定信号に従って必要とされる内部制御信号を発生する内部制御信号発生回路１０を含む。この内部制御信号発生回路１０は、また内部クロック信号ｉｎｔＣＬＫに同期して動作し、各種内部制御信号をこの内部クロック信号ｉｎｔＣＬＫに従って活性／非活性状態とする。
【００１３】
ＳＤＲＡＭは、さらに、行列状に配列される複数のメモリセルＭＣを含むメモリセルアレイ１２と、内部クロック信号ｉｎｔＣＬＫに同期して外部からのアドレス信号ビットＡｄ０〜Ａｄｎを取込み内部アドレス信号を生成するアドレスバッファ回路１４と、内部制御信号発生回路１０からの内部制御信号に応答して活性状態とされてアドレスバッファ回路１４からの内部行アドレス信号Ｘをデコードし、メモリセルアレイ１２の対応の行を選択する行選択系回路１６と、内部制御信号発生回路１０からの内部制御信号に応答して活性状態とされてアドレスバッファ回路１４からの内部列アドレス信号Ｙに従ってメモリセルアレイ１２の列を選択する列選択系回路１８と、内部制御信号発生回路１０の制御のもとに、装置内部とデータの入出力を行なうデータ入出力バッファ回路２０と、内部制御信号発生回路１０の制御のもとに、メモリセルアレイ１２の選択されたメモリセルとデータ入出力バッファ回路２０との間でデータの授受を行なう書込／読出回路２２を含む。メモリセルアレイ１２においては、メモリセルの各行に対応してワード線ＷＬが配置され、メモリセルＭＣの各列に対応してビット線対ＢＬＰが配置される。
【００１４】
行選択系回路１６は、行アドレス信号ＸをデコードするＸデコーダ、Ｘデコーダの出力信号に従って選択ワード線ＷＬを選択状態へ駆動するワード線ドライバ、およびこの選択ワード線ＷＬに接続されるメモリセルＭＣのデータを検知、増幅およびラッチするセンスアンプおよびセンスアンプの活性／非活性を制御する回路を含む。
列選択系回路１８は、ビット線対ＢＬＰそれぞれに対応して設けられるＩＯゲート、および列アドレス信号ＹをデコードするＹデコーダを含む。
【００１５】
書込／読出回路２２は、それぞれデータ書込用およびデータ読出用のための複数のレジスタを含み、内部制御信号発生回路１０から与えられる書込／読出指示信号に応答して内部クロック信号ｉｎｔＣＬＫに同期して、データの書込／読出を実行する。
上述のように、ＳＤＲＡＭにおいて内部動作タイミングは、すべて内部クロック信号ｉｎｔＣＬＫにより決定される。クロックイネーブル信号ｉｎｔＣＫＥにより内部クロック信号ｉｎｔＣＬＫをＬレベルに固定した場合、外部信号（外部書込データ、アドレス信号ビットおよび外部制御信号）の取込は行なわれず、また内部制御信号発生回路１０は、先のクロックサイクルの状態を維持する。内部信号の状態変化は生じず、したがって信号線の充放電は行なわれず、消費電流が低減される。
【００１６】
図１６は、この外部クロックイネーブル信号ｅｘｔＣＫＥの作用を説明するための図である。図１６（Ａ）に示すように、クロックサイクル０において、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルのときには、次のクロックサイクル１において外部クロック信号ｅｘｔＣＬＫに同期して内部クロック信号ｉｎｔＣＬＫが生成される。クロックサイクル０における内部クロック信号ｉｎｔＣＬＫの状態は前のクロックサイクルの信号ｅｘｔＣＫＥの状態により決定される。
【００１７】
クロックサイクル１において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジにおいて、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すると、次のクロックサイクル２において、内部クロックｉｎｔＣＬＫがＬレベルに固定される。すなわち、クロックサイクル２において、内部クロック信号ｉｎｔＣＬＫの立上がりが禁止される。したがってこのクロックサイクル２において、ＳＤＲＡＭは、クロックサイクル１と同じ状態を保持する。
図１６（Ｂ）は、データ書込／読出時における外部クロックイネーブル信号ｅｘｔＣＫＥの利用を説明するための図である。図１６（Ｂ）においては、外部の制御信号ＺＣＳ、ＺＲＡＳ、ＺＣＡＳおよびＺＷＥは、まとめてコマンドとして示す。
【００１８】
クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥをＨレベルとし、かつライトコマンドを与えると、この外部クロック信号ｅｘｔＣＬＫの立上がりエッジでデータＤ０が取込まれる。クロックサイクル２において、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すると、クロックサイクル３における内部クロック信号の発生が停止される。この状態においては、クロックサイクル２においてデータＤ１が取込まれて、またクロックサイクル３においては、外部クロック信号ｅｘｔＣＬＫが立上がっても、内部クロック信号が発生されていないため、データＤ２の取込は行なわれない。したがって外部の制御装置であるＣＰＵ（中央処理装置）は、次のクロックサイクルにおいても同じデータＤ２を与える。これにより、クロックサイクル４において、内部クロック信号が発生されてデータＤ２の取込が行なわれ、次いでクロックサイクル５においてデータＤ３の取込が実行される。ここで、図１６（Ｂ）においては、バースト長は４に設定された場合が一例として示される。ここで、バースト長とは、ライトコマンドまたはリードコマンドが与えられたとき、連続して書込または読出すことのできるデータの数を示す。したがって、データ書込時において、外部クロックイネーブル信号ｅｘｔＣＫＥを１クロックサイクル期間Ｌレベルとすることにより、データＤ２の有効状態を長くして、データＤ３の書込タイミングを１クロックサイクル遅らせることができる。ＣＰＵが、書込データＤ３を準備していない場合においても、このデータＤ３が生成されるまで書込タイミングを遅らせることができる。
【００１９】
この外部クロックイネーブル信号ｅｘｔＣＫＥを利用することにより、外部クロック信号ｅｘｔＣＬＫの立上がりエッジで、連続して書込データを与え、クロックサイクル４においてデータＤ３を書込むべき場合に、データＤ３が準備されていない場合においても、このデータＤ３が準備されるまで書込状況を遅らせることができ、外部のＣＰＵの動作タイミングに合わせてデータの書込を行なうことができる。
またクロックサイクル６において、リードコマンドが与えられると、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルに固定されている場合には、ＺＣＡＳレイテンシーが経過したクロックサイクル１０において有効データＱ０が出力され、以降クロックサイクル１１、１２および１３においてそれぞれデータＱ１、Ｑ２およびＱ３が読出される。ここで、ＺＣＡＳレイテンシーが３の場合が一例として示される。しかしながら、クロックサイクル７において、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルとすると、クロックサイクル８において内部クロック信号の発生は停止されるため、データ読出動作が１クロックサイクル停止され、等価的にＺＣＡＳレイテンシーが１サイクル長くなり、４クロックサイクル経過後のクロックサイクル１１において有効データＱ０が出力される。
【００２０】
クロックサイクル１１において、また外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すると、クロックサイクル１２において内部クロック信号の発生が停止されるため、クロックサイクル１１で読出されて、このクロックサイクル１２において確定したデータＱ１がクロックサイクル１３においても保持される。外部クロックイネーブル信号ｅｘｔＣＫＥが以降Ｈレベルであるため、クロックサイクル１４および１５において、残りのデータＱ２およびＱ３がそれぞれ読出される。したがってこのデータ読出動作時においても、ＣＰＵがデータを受入れる準備ができているか否かに合わせてＳＤＲＡＭからのデータ読出タイミングを調節することができる。
【００２１】
またこのようなデータ入出力のタイミングを遅らせる構成に加えて、さらに内部クロック信号の発生が停止されるため、外部クロック信号ｅｘｔＣＫＥを連続的にＬレベルに固定すれば、内部クロック信号ｉｎｔＣＬＫが常時Ｌレベルに固定されるため、ＳＤＲＡＭの内部状態は変化せず、消費電流を低減することができる。特にスタンバイ時における外部クロック信号ｅｘｔＣＬＫに同期した外部信号の取込を停止させることができ、応じて内部信号の状態の変化を防止でき、スタンバイ時の消費電流を低減することができる。
【００２２】
図１７（Ａ）は、図１５に示すクロックバッファ１および内部クロック発生回路４の構成の一例を示す図である。図１７（Ａ）において、クロックバッファ１は、外部クロック信号ｅｘｔＣＬＫをバッファ処理する入力バッファ１ａと、バッファ１ａの出力信号を反転するインバータ１ｂを含む。インバータ１ｂから第１の内部クロック信号ｉｎｔＣＬＫ０が出力される。バッファ１ａから、外部クロック信号ｅｘｔＣＬＫと相補な論理の内部クロック信号ｉｎｔＺＣＬＫ０が生成される。
【００２３】
内部クロック発生回路４は、ＣＫＥバッファ２からの内部クロックイネーブル信号ｉｎｔＺＣＫＥとバッファ１ａからの内部クロック信号ｉｎｔＺＣＬＫ０を受けるＮＯＲ回路４ａと、ＮＯＲ回路４ａの出力信号を反転するインバータ４ｂを含む。ＮＯＲ回路４ａから第２の内部クロック信号としての内部クロック信号ｉｎｔＣＬＫが出力され、インバータ４ｂから、補の内部クロック信号ｉｎｔＺＣＬＫが出力される。
図１７（Ｂ）は、図１５に示すＣＫＥバッファ２の構成の一例を示す図である。図１７（Ｂ）において、ＣＫＥバッファ２は、外部クロックイネーブル信号ｅｘｔＣＫＥをバッファ処理するバッファ２ａと、バッファ２ａの出力信号を内部クロック信号ｉｎｔＣＬＫ０に同期してラッチし出力する第１のラッチ回路２ｂと、この第１のラッチ回路２ｂの出力信号を内部クロック信号ｉｎｔＺＣＬＫ０に同期してラッチし出力する第２のラッチ回路２ｃを含む。
【００２４】
第１のラッチ回路２ｂは、内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＺＣＬＫ０により選択的に活性状態とされる３状態インバータ２１ａを含む。この３状態インバータ２１ａは、内部クロック信号ｉｎｔＣＬＫ０がＬレベルのときに活性状態とされて、バッファ２ａから与えられた信号を反転する。内部クロック信号ｉｎｔＣＬＫ０がＨレベルのとき、この３状態インバータ２１ａは、非作動状態とされて出力ハイインピーダンス状態とされる。
第１のラッチ回路２ｂは、さらに、３状態インバータ２１ａの出力信号を受けるインバータ２１ｂと、インバータ２１ｂの出力信号をインバータ２１ｂの入力部へ反転して伝達するインバータ２１ｃと、インバータ２１ｂの出力信号を受けるインバータ２１ｄと、内部クロック信号ｉｎｔＣＬＫ０とインバータ２１ｄの出力信号とを受けるＮＡＮＤ回路２１ｅと、内部クロック信号ｉｎｔＣＬＫ０とインバータ２１ｂの出力信号とを受けるＮＡＮＤ回路２１ｆと、ＮＡＮＤ回路２１ｅの出力信号を一方入力に受けるＮＡＮＤ回路２１ｇと、ＮＡＮＤ回路２１ｆの出力信号とＮＡＮＤ回路２１ｇの出力信号ＣＫＥ０とを受けるＮＡＮＤ回路２１ｈを含む。ＮＡＮＤ回路２１ｈの出力信号はＮＡＮＤ回路２１ｅの他方入力に与えられる。このＮＡＮＤ回路２１ｇおよび２１ｈは、フリップフロップを構成する。
【００２５】
第２のラッチ回路２ｃは、内部クロック信号ｉｎｔＺＣＬＫ０とＮＡＮＤ回路２１ｇの出力信号ＣＫＥ０を受けるＮＡＮＤ回路２２ａと、内部クロック信号ｉｎｔＺＣＬＫ０とＮＡＮＤ回路２１ｈの出力信号ＣＫＥ０とを受けるＮＡＮＤ回路２２ｂと、ＮＡＮＤ回路２２ａの出力信号を一方入力に受けるＮＡＮＤ回路２２ｃと、ＮＡＮＤ回路２２ｂの出力信号とＮＡＮＤ回路２２ｃの出力信号とを受けて補の内部クロックイネーブル信号ｉｎｔＺＣＫＥを出力するＮＡＮＤ回路２２ｄを含む。ＮＡＮＤ回路２２ｄの出力する内部クロックイネーブル信号ｉｎｔＣＫＥはＮＡＮＤ回路２２ｃの他方入力へ与えられる。ＮＡＮＤ回路２２ｃから、内部クロックイネーブル信号ｉｎｔＺＣＫＥが出力される。このＮＡＮＤゲート２２ｃおよび２２ｄが、フリップフロップを構成する。次に、この図２４（Ａ）に示すクロックバッファおよび内部クロック発生回路ならびに図１７（Ｂ）に示すＣＫＥバッファの動作を、その動作波形図である図１８を参照して説明する。
【００２６】
クロックサイクル０において、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルのときに、外部クロック信号ｅｘｔＣＬＫがＨレベルに立上がると、クロックバッファ１の入力バッファ１ａからの内部クロック信号ｉｎｔＺＣＬＫ０がＬレベルとされ、またインバータ１ｂの出力信号がＨレベルへ立下がる。一方、ＣＫＥバッファ２において、バッファ２ａの出力信号は、Ｌレベルであり（バッファ２ａは反転機能を有する）、第１のラッチ回路２ｂにおいては、３状態インバータ２１ａが内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答して出力ハイインピーダンス状態とされ、インバータ２１ｂおよび２１ｃにより、この内部クロック信号ｉｎｔＣＬＫ０の立上がり前に与えられていたＨレベルの信号がラッチされる。
【００２７】
ＮＡＮＤ回路２１ｅおよび２１ｆ各々は、内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答してインバータとして作用し、それぞれインバータ２１ｄおよび２１ｂから与えられる信号を反転してＮＡＮＤ回路２１ｇおよび２１ｈへ与える。この状態においては、ＮＡＮＤ回路２１ｅの出力信号はＬレベルとなり、応じてＮＡＮＤ回路２１ｇからの信号ＣＫＥ０はＨレベルになる。一方、第２のラッチ回路２ｃにおいては、内部クロック信号ｉｎｔＺＣＬＫ０はＬレベルに立下がるため、ＮＡＮＤ回路２２ａおよび２２ｂの出力信号はＨレベルとなり、第２のラッチ回路２ｃは、この内部クロック信号ｉｎｔＺＣＬＫ０の立下がる前に与えられていた信号を保持するラッチ状態とされる。したがってこの状態においては内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベルであり、一方、補の内部クロックイネーブル信号ｉｎｔＺＣＫＥはＬレベルである。したがって内部クロック発生回路４においては、ＮＯＲ回路４ａがインバータとして作用し、クロックバッファ１のバッファ１ａから与えられる信号を反転して内部クロック信号ｉｎｔＣＬＫを生成する。信号ｉｎｔＣＫＥおよびｉｎｔＺＣＫＥの状態は内部クロック信号ｉｎｔＺＣＬＫの立上がりに応答して決定される。したがって、クロックサイクル０において、内部クロック信号ｉｎｔＣＬＫが発生されるか否かは、前のサイクルにおける外部クロックイネーブル信号ｅｘｔＣＫＥの状態により決定される。
【００２８】
クロックサイクル１において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジにおいて、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定する。この状態において、内部クロック信号ｉｎｔＣＬＫ０が外部クロック信号ｅｘｔＣＬＫに従ってＨレベルに立上がり、第１のラッチ回路２ｂが、バッファ２ａから与えられる外部クロックイネーブル信号ｅｘｔＣＫＥをラッチし、かつ出力する。したがってこの第１のラッチ回路２ｂの出力信号ＣＫＥ０が内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答してＬレベルに立下がる。一方、第２のラッチ回路２ｃは、内部クロック信号ｉｎｔＺＣＬＫ０がＬレベルであるため、ラッチ状態にあり、内部クロックイネーブル信号ｉｎｔＣＫＥをＨレベル、補の内部クロックイネーブル信号ｉｎｔＺＣＫＥをＬレベルに保持する。
【００２９】
したがってクロックサイクル１においては、ＮＯＲ回路４ａがインバータとして作用し、バッファ１ａからの信号に従って内部クロック信号ｉｎｔＣＬＫが生成される。このクロックサイクル１において、内部クロック信号ｉｎｔＣＬＫ０（外部クロック信号ｅｘｔＣＬＫ）がＬレベルに立下がると、第１のラッチ回路２ｂにおいて、３状態インバータ２１ａが、作動状態とされ、バッファ２ａからのＨレベルの信号を反転する。しかしながら、ＮＡＮＤ回路２１ｄおよび２１ｆは、Ｌレベルの内部クロック信号ｉｎｔＣＬＫ０により、それぞれの出力信号をＨレベルに保持し、ＮＡＮＤ回路２１ｇおよび２１ｈの状態は変化しない。したがって、この第１のラッチ回路２１ｂの出力信号ＣＫＥ０はＬレベルに保持される。一方、第２のラッチ回路２ｃは、内部クロック信号ｉｎｔＺＣＬＫ０の立上がりに応答してスルー状態となり、第１のラッチ回路２ｂから与えられた信号を通過させかつラッチする。これに応じて内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルとなり、補の内部クロックイネーブル信号ｉｎｔＺＣＫＥがＨレベルとされる。この結果、内部クロック発生回路４においては、ＮＯＲ回路４ａの出力信号がＬレベルに固定され、内部クロック信号ｉｎｔＣＬＫがＬレベルに固定される。第２のラッチ回路２ｃは、次に内部クロック信号ｉｎｔＺＣＬＫ０がＨレベルに立上がるまで（すなわち内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がるまで）内部クロックイネーブル信号ｉｎｔＣＫＥをＬレベルに保持する。したがって、クロックサイクル２においては、内部クロック信号ｉｎｔＣＬＫ０が外部クロック信号ｅｘｔＣＬＫに従って立上がっても、ＮＯＲ回路４ａは、その出力信号がＬレベルに固定され、内部クロック信号ｉｎｔＣＬＫの立上がり（発生）が禁止される。
【００３０】
クロックサイクル２において、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルであると、内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答して、第１のラッチ回路２ｂがラッチ状態とされ、それまでに取込んでいたＨレベルの信号に従って、その出力信号ＣＫＥ０をＨレベルに復帰させる。
したがって、内部クロック信号ｉｎｔＣＬＫ０の立下がりに応答して、第２のラッチ回路２ｃがスルー状態とされると、内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベルとされ、補の内部クロック信号ｉｎｔＺＣＫＥがＬレベルとされる。これにより、クロックサイクル３においては、外部クロック信号ｅｘｔＣＬＫの立上がりに従って内部クロック信号ｉｎｔＣＬＫがＨレベルに立上がる。
【００３１】
上述のように、第１のラッチ回路２ｂにおいて、内部クロック信号ｉｎｔＣＬＫ０に従って外部クロックイネーブル信号をラッチしかつシフトし、また第２のラッチ回路２ｃにより、この第１のラッチ回路２ｂの出力信号を内部クロック信号ｉｎｔＺＣＬＫ０に従ってシフトすることにより、内部クロックイネーブル信号ｉｎｔＣＫＥは、外部クロック信号ｅｘｔＣＬＫの半サイクル遅れて変化しかつその変化状態を１クロックサイクル保持するため、内部クロック信号ｉｎｔＣＬＫが立下がってから確実に次のクロックサイクルの間この内部クロック信号ｉｎｔＣＬＫをＬレベルに保持することができる。また内部クロック信号ｉｎｔＣＬＫ０の立下がりに応答して、第２のラッチ回路のラッチ状態を解放してスルー状態としているため、外部クロックイネーブル信号ｅｘｔＣＫＥがＨレベルとされた状態においては、次のクロックサイクルにおいて確実に内部クロック信号ｉｎｔＣＬＫをＨレベルの活性状態とすることができる。
【００３２】
上述のように、外部クロックイネーブル信号ｅｘｔＣＫＥを、第１および第２のラッチ回路２ｂおよび２ｃにより、内部クロック信号ｉｎｔＣＬＫ０に従って順次シフト動作させることにより、確実に、この外部クロックイネーブル信号ｅｘｔＣＫＥがＬレベルとされて、外部クロック信号の無効状態を示すとき、次のクロックサイクルにおいて、内部クロック信号ｉｎｔＣＬＫをＬレベルに固定することができる。
【００３３】
【発明が解決しようとする課題】
システム構成要素である各種半導体装置の高速化に対応して、システム内で高速に信号を伝搬するために、新しい規格がインタフェースに対しても提案されている。これらの新しい規格には、ＧＴＬ（ガニング・トランシーバー・ロジック）、ＣＴＴ（センター・タップド・ターミネーティド）、ＨＳＴＬ（ハイ・スピード・トランシーバ・ロジック）、およびＳＳＴＬ（スタブ・シリーズ・ターミネーティド・ロジックまたはスタブ・シリーズ・ターミネーティド・トランシーバ・ロジック）がある。これらのインタフェースでは、入力信号の振幅が小さくされており、信号線の充放電時間を短くし、消費電力の低減および高速化を図る。たとえば、ＨＳＴＬおよびＣＴＴにおいて、入力信号の振幅は、基準電圧Ｖｒｅｆに対し±０．２Ｖの範囲に定められている。したがって、受信側の素子に設けられた入力バッファは、この小振幅の信号を増幅することが要求される。これらの新しい規格は、基準電圧に対してＨレベルおよびＬレベルの振幅が定められており、入力バッファとしては、差動増幅回路が必要とされる。
【００３４】
図１９は、従来の入力バッファ初段の構成を示す図である。ここで、入力バッファ初段とは、外部信号を直接受けるバッファ回路部分を示し、バッファ１ａ，２ａに相当する。
図１９において、初段の入力バッファは、電源電圧Ｖｄｄを供給する電源ノードに接続される一方導通ノード（ソース）と、ノードＮ１に接続されるゲートおよび他方導通ノード（ドレイン）とを有するｐチャネルＭＯＳトランジスタＰＱ１と、電源ノードに接続される一方導通ノードとノードＮ１に接続されるゲートと、出力ノードＮ２に接続される他方導通ノードとを有するｐチャネルＭＯＳトランジスタＰＱ２と、接地電圧Ｖｓｓを供給する接地ノードに接続される一方導通ノードと、基準電圧Ｖｒｅｆを受けるように接続されるゲートと、ノードＮ１に接続される他方導通ノードとを有するｎチャネルＭＯＳトランジスタＮＱ１と、接地ノードに接続される一方導通ノードと、外部信号ＥＸＴを受けるように接続されるゲートと、出力ノードＮ２に接続される他方導通ノードとを有するｎチャネルＭＯＳトランジスタＮＱ２を含む。この初段の入力バッファの構成においては、ｐチャネルＭＯＳトランジスタＰＱ１およびＰＱ２がカレントミラー回路を構成する。外部信号ＥＸＴは、外部から与えられる制御信号ＺＣＳ、ＺＲＡＳ、ＺＣＡＳおよびＺＷＥ、アドレス信号Ａｄｄ、および書込データＤのいずれであってもよい。
【００３５】
外部信号ＥＸＴが基準電位Ｖｒｅｆよりも高い場合には、ｎチャネルＭＯＳトランジスタＮＱ２のコンダクタンスが、ｎチャネルＭＯＳトランジスタＮＱ１のそれよりも大きくなる。ＭＯＳトランジスタＮＱ１は、ｐチャネルＭＯＳトランジスタＰＱ１から電流が供給され、このｐチャネルＭＯＳトランジスタＰＱ１と同じ大きさの電流がｐチャネルＭＯＳトランジスタＰＱ２を介して流れる（ＭＯＳトランジスタＰＱ１およびＰＱ２のサイズが同じ場合）。したがって、この状態においては、ＭＯＳトランジスタＰＱ２を介して流れる電流はすべてＭＯＳトランジスタＮＱ２を介して接地ノードへ放電され、ノードＮ２は、Ｌレベルとなる。
【００３６】
一方、外部信号ＥＸＴの電位レベルが基準電圧Ｖｒｅｆよりも低い場合には、ｎチャネルＭＯＳトランジスタＮＱ１のコンダクタンスが、ＭＯＳトランジスタＮＱ２のコンダクタンスよりも大きくなる。この場合には、ｐチャネルＭＯＳトランジスタＰＱ２を介して流れる電流は、ｎチャネルＭＯＳトランジスタＮＱ２を介して流れる電流よりも大きくなり、ノードＮ２の電位レベルはＨレベルとされる。
この図１９に示すような、差動増幅回路を初段の入力バッファに利用することにより、外部信号ＥＸＴの振幅が小さい場合においても、高速で増幅して大きな振幅の内部信号ＺＯＵＴを生成することができる。
【００３７】
基準電圧Ｖｒｅｆは、通常、電源電圧Ｖｄｄと接地電圧Ｖｓｓの中間電圧（Ｖｄｄ＋Ｖｓｓ）／２の電位レベルである。外部信号ＥＸＴは、その振幅が小さく、Ｖｒｅｆ±０．２（ＨＳＴＬおよびＣＴＴインタフェースの場合：ＧＴＬの場合、Ｖｒｅｆ±０．０５）である。しかし、スタンバイ時等において、外部信号ＥＸＴの電位レベルが電源電圧Ｖｄｄまたは接地電圧Ｖｓｓのレベルに固定された場合においても、基準電圧Ｖｒｅｆは、中間電位レベルであるため、この差動増幅回路においては、電源ノードから接地ノードへ常時電流が流れる。すなわち、外部信号ＥＸＴが電源電圧Ｖｄｄレベルの場合には、ＭＯＳトランジスタＮＱ２を介して接地ノードへ電流が流れ、一方、外部信号ＥＸＴが接地電圧Ｖｓｓレベルの場合、ＭＯＳトランジスタＮＱ１を介して接地ノードへ電流が流れる。ＳＤＲＡＭの記憶容量が増大した場合、アドレス信号ビットを受ける入力バッファの数が増大し、また多ビットデータを入出力する場合、データ入力バッファの数も増大する。またＳＤＲＡＭの多機能化に合わせて、外部制御信号の種類も増加する。したがってこのような外部信号の数が増えた場合、応じて入力バッファの数も増大し、図１９に示すような差動増幅回路を初段入力バッファとして用いた場合、この差動増幅回路を介して常時流れる電流が大きくなり、低消費電流のＳＤＲＡＭを実現することができなくなるという問題が生じる。
【００３８】
それゆえ、この発明の目的は、入力バッファの消費電流を大幅に低減することのできるクロック同期型半導体記憶装置を提供することである。
この発明の他の目的は、外部クロック信号の周波数が高い場合においても、アクセス動作に影響を及ぼすことなく確実に入力バッファの消費電流を低減することのできるクロック同期型半導体記憶装置を提供することである。
【００３９】
【課題を解決するための手段】
請求項１に係る同期型半導体記憶装置は、外部から与えられる外部クロック信号に従って第１の内部クロック信号を生成するクロックバッファ手段と、外部クロック信号の有効を指示する外部から与えられる外部クロックイネーブル信号を第１の内部クロック信号に同期して取込みラッチしてこの外部クロックイネーブル信号の活性化時活性状態とされる入力バッファイネーブル信号を生成するラッチ手段と、ラッチ手段が出力する入力バッファイネーブル信号を受け、この入力バッファイネーブル信号をクロック信号の半サイクル以上１サイクル未満遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段と、この内部クロックイネーブル信号の活性化時に活性状態とされ、外部クロック信号に従って、第２の内部クロック信号を生成する内部クロック生成手段と、入力バッファイネーブル信号の活性化時活性状態とされて、外部から与えられる信号をバッファ処理する入力バッファ手段と、入力バッファ手段の出力に結合され、第２の内部クロック信号に同期して入力バッファ手段の出力信号をラッチして内部信号を生成する内部信号生成手段を備える。入力バッファ手段は、第１および第２の電源供給ノード上の電圧を動作電源電圧として動作しかつこの入力バッファイネーブル信号の非活性化時第１および第２の電源供給ノード間の電流が流れる経路を遮断する手段を含む。ラッチ手段と内部信号生成手段とは同相で動作してラッチ状態となりかつ同一構成を有する。
【００４０】
請求項２に係る同期型半導体記憶装置は、第１の電位レベルと第２の電位レベルとの間で変化する、外部から与えられる外部クロック信号に従って第１の内部クロック信号を生成するクロックバッファ手段と、外部クロック信号の有効を指示する、外部から与えられる外部クロックイネーブル信号を、第１の内部クロック信号の第１の電位レベルから第２の電位レベルへの変化に同期してラッチしかつこのラッチ信号を入力バッファイネーブル信号として出力するラッチ手段と、このラッチ手段の出力に結合され、ラッチ手段からの入力バッファイネーブル信号をクロック信号の半サイクル以上１サイクル未満遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段と、ラッチ手段からの入力バッファイネーブル信号の活性化および非活性化それぞれに応答して第１および第２の電源供給ノード間の電流経路が導通および遮断され、該電流経路の導通時動作して外部クロック信号および外部クロックイネーブル信号と異なる外部からの信号をバッファ処理する入力バッファ手段と、内部クロックイネーブル信号の活性化時活性化され、外部クロック信号に従って第２の内部クロック信号を生成する内部クロック生成手段と、ラッチ手段と同一の構成を有し、入力バッファ手段からの信号を第２の内部クロック信号の第１の電位レベルから第２の電位レベルへの変化に応答してラッチして内部信号を生成して出力する内部信号生成手段を備える。
【００４１】
請求項３に係る同期型半導体記憶装置は、請求項２のラッチ手段が、第１の内部クロック信号が第１の電位レベルのときに与えられた信号を通過させるスルー状態となり、かつ第１の内部クロック信号が第２の電位レベルのときに与えられる信号にかかわらず出力信号の状態を保持するラッチ状態とされる第１のラッチと、この第１のラッチに結合され、第１の内部クロック信号が第１の電位レベルのときにラッチ状態となり、かつ第１の内部クロック信号が第２の電位レベルのときにスルー状態とされる第２のラッチを備える。
【００４２】
請求項４に係る同期型半導体記憶装置は、請求項１または２のクロックイネーブル手段が、第１の内部クロック信号に同期して第１のラッチ手段のラッチ状態と同相でラッチ状態とされ前記ラッチ手段の信号取込と同相でするー状態となるラッチ回路を備える。
請求項５に係る同期型半導体記憶装置は、請求項１ないし４のいずれかのクロックバッファ手段が、外部クロック信号をバッファ処理するバッファ回路と、このバッファ回路の出力信号と同一位相で変化する信号を生成して第１の内部クロック信号として出力するクロック生成回路を備える。
【００４３】
請求項６に係る同期型半導体記憶装置は、請求項５の同期型半導体記憶装置が、さらに、バッファ回路の出力信号を遅延する遅延回路を備える。
請求項７に係る同期型半導体記憶装置は、請求項３の同期型半導体記憶装置の第１のラッチ手段が、外部クロック信号をバッファ処理するバッファ回路と、このバッファ回路の出力信号を遅延して第１のラッチへ与える遅延回路をさらに備える。
請求項８に係る同期型半導体記憶装置は、請求項１ないし７のいずれかの同期型半導体記憶装置が、さらに、入力バッファ手段と内部信号生成手段との間に設けられる遅延回路を備える。
【００４４】
第１の内部クロック信号に従って外部クロックイネーブル信号に従って入力バッファイネーブル信号を生成し、この入力バッファイネーブル信号に従って入力バッファ手段の電流経路を遮断する。外部クロックイネーブル信号に従って入力バッファイネーブル信号が生成されており、第２の内部クロック信号の発生が停止されるサイクルにおいては、装置内部は、その前のサイクルの状態を維持するため、外部信号を取込む必要がない。したがって、必要なときのみ入力バッファ手段を作動状態とし、不必要なときには入力バッファ手段の電流経路を遮断しているため、回路動作に悪影響を及ぼすことなく消費電流を低減することができる。
【００４５】
また、第１の内部クロック信号に同期して入力バッファイネーブル信号を外部クロックイネーブル信号に従って生成することにより、外部クロックイネーブル信号が活性状態とされるサイクル、すなわち内部クロック信号が無効状態から有効状態に復帰するサイクルにおいては、内部クロック信号が無効状態とされるサイクルにおいて、入力バッファイネーブル信号が外部クロックイネーブル信号に従って変化し、これにより、取込むべき外部信号が与えられる（セットアップされる）前に入力バッファイネーブル信号を活性状態として、入力バッファを作動状態とすることができ、高速動作時においても確実に外部信号のセットアップ時間を保証することができ、確実に外部信号に従って内部信号を生成することができる。
【００４６】
また、ラッチ手段と内部信号生成手段とを実質的に同一構成とすることにより、入力バッファイネーブル信号の状態が確定したとき、既に外部信号が取込まれて内部信号が確定状態とされており、必要とされる外部信号を確実に内部へ取込むことができる。
【００４７】
【発明の実施の形態】
［発明の出発概念］
図１は、この発明の出発点としてのＳＤＲＡＭの要部の構成を示す図である。図１において、ＳＤＲＡＭは、外部クロック信号ｅｘｔＣＬＫをバッファ処理して中間クロック／信号ＣＬＫＸならびに第１の内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＺＣＬＫ０を生成するクロックバッファ回路１と、内部クロックイネーブル信号ｉｎｔＣＫＥに従って選択的に活性状態とされ、中間クロック信号ＣＬＫＸから第２の内部クロック信号ｉｎｔＣＬＫ０を生成する内部クロック発生回路４を含む。これらの回路１および４の構成は、後に詳細に説明するが、内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＺＣＬＫ０は中間クロック信号ＣＬＫＸをバッファ処理して生成される。
【００４８】
ＳＤＲＡＭは、さらに、外部クロックイネーブル信号ｅｘｔＣＫＥをバッファ処理するバッファ回路２ａと、このバッファ回路２ａの出力信号を第１の内部クロック信号ｉｎｔＣＬＫ０に同期してラッチしかつ出力する第１のラッチ回路２ｂと、この第１のラッチ回路２ｂの出力信号を、この第１の内部クロック信号ｉｎｔＺＣＬＫ０に同期してラッチしかつ出力する第２のラッチ回路２ｃを含む。この第２のラッチ回路２ｃから、内部クロックイネーブル信号ｉｎｔＣＫＥおよびｉｎｔＺＣＫＥが出力される。バッファ回路２ａ、ラッチ回路２ｂおよび２ｃの構成は、先の図１７（Ｂ）に示す構成と同じである。クロックイネーブル信号ｉｎｔＣＫＥがＨレベルのときには、外部クロック信号（内部クロック信号）の有効状態が示され、内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルのときには、外部クロック信号（内部クロック信号）の無効状態が示される。
【００４９】
入力バッファ３０は、基準電圧Ｖｒｅｆと外部信号（制御信号、アドレス信号および書込データのいずれか）ＥＸＴとを差動的に増幅して、出力信号ＺＯＵＴを生成する。この入力バッファ回路３０は、先の図１９に示す初段入力バッファと同様、カレントミラー回路を構成するｐチャネルＭＯＳトランジスタＰＱ１およびＰＱ２と、基準電圧Ｖｒｅｆと外部信号ＥＸＴとを比較する比較段を構成するｎチャネルＭＯＳトランジスタＮＱ１およびＮＱ２を含む。この入力バッファ３０は、さらに、電源ノード３１とｐチャネルＭＯＳトランジスタＰＱ１およびＰＱ２の各々の一方導通ノードとの間に接続され、そのゲートに内部クロックイネーブル信号ｉｎｔＺＣＫＥを受けるｐチャネルＭＯＳトランジスタＰＱ３、およびＭＯＳトランジスタＮＱ２と並列に設けられかつそのゲートに内部クロックイネーブル信号ｉｎｔＺＣＫＥを受けるｎチャネルＭＯＳトランジスタＮＴを含む。次に、この図１に示す構成の動作を、その動作波形図である図２を参照して説明する。クロックサイクル０より前のクロックサイクルにおいて、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに設定されていると仮定する。
【００５０】
クロックサイクル０において、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに設定され、外部クロック信号ｅｘｔＣＬＫの有効が指定される。この状態においては、前のクロックサイクルにおいて外部クロック信号ｅｘｔＣＫＥはＨレベルに保持されていたので、クロックバッファ回路１から内部クロック信号ｉｎｔＣＬＫ０が生成されると、この第１の内部クロック信号ｉｎｔＣＬＫ０に従って内部クロック発生回路４から、内部クロック信号ｉｎｔＣＬＫが発生される。ここで、「発生される」は、クロック信号がＬレベル（第１の電位レベル）からＨレベル（第２の電位レベル）へ立上がる状態を示す。この状態においては、入力バッファ３０において、ｐチャネルＭＯＳトランジスタＰＱ３は、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルであり導通状態を維持しており、外部信号ＥＸＴと基準電圧Ｖｒｅｆとの比較を行ない、その比較結果に従って出力信号ＺＯＵＴを生成する。
【００５１】
クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥがＬレベルに設定され、外部クロック信号ｅｘｔＣＬＫの無効が指定される。この状態においては、内部クロック信号ｉｎｔＣＬＫ０は、クロックバッファ１から発生されてラッチ回路２ｂおよび２ｃへ与えられる。ラッチ回路２ｂおよび２ｃは、先に説明したように、外部クロックイネーブル信号ｅｘｔＣＫＥを半クロックサイクル遅延して伝達する。したがって、内部クロック信号ｉｎｔＣＬＫ０がＨレベルの間、ラッチ回路２ｃは先の状態を保持しており、内部クロックイネーブル信号ｉｎｔＺＣＫＥはＬレベルを維持する。したがって内部クロック信号ｉｎｔＣＬＫが発生され、入力バッファ回路３０が動作し、外部信号ＥＸＴと基準電圧Ｖｒｅｆとの比較を行なう。
【００５２】
クロックサイクル１において、第１の内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がると、ラッチ回路２ｃがスルー状態とされ、第１のラッチ回路２ｂから与えられた信号を取込み出力する。したがってこの状態において、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＨレベルとなり、ｐチャネルＭＯＳトランジスタＰＱ３が非導通状態、またはｎチャネルＭＯＳトランジスタＮＴが導通状態とされる。これにより、入力バッファ回路３０において、電源ノード３１から接地ノード３２へ電流が流れる経路が遮断される。出力信号ＺＯＵＴは、ＭＯＳトランジスタＮＴにより放電されてＬレベルを維持する。ＭＯＳトランジスタＭＴにより、外部信号ＥＸがＬＬレベルのときに出力信号ＺＯＵＴがハイインピーダンス状態となり、ノイズの影響を受けやすくなるのを防止する。このクロックサイクル１において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジで与えられた外部信号ＥＸＴ（（ａ））は、取込まれて内部動作が実行される。
【００５３】
クロックサイクル２において、外部クロック信号ｅｘｔＣＬＫがＨレベルに立上がると、応じて第１の内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立上がる。この状態において、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに復帰しており、外部クロック信号ｅｘｔＣＬＫの有効状態が指定される。しかしながら、ラッチ回路２ｃは、Ｌレベルの内部クロック信号ｉｎｔＺＣＬＫによりラッチ状態を維持しており、内部クロックイネーブル信号ｉｎｔＺＣＫＥはＨレベルを維持する。同様、内部クロックイネーブル信号ｉｎｔＣＫＥはＬレベルの非活性状態であり、したがって内部クロック発生回路４からの内部クロック信号ｉｎｔＣＬＫはＬレベルを維持する。この状態においては、内部動作は行なわれないため、このクロックサイクル２において与えられた外部信号ＥＸＴ（（ｂ））は取込む必要がない。したがって、入力バッファ回路３０においてｐチャネルＭＯＳトランジスタＰＱ３が非導通状態とされ、この入力バッファ回路３０が非動作状態とされても内部動作に対し何ら悪影響は及ぼさない。
【００５４】
クロックサイクル２において、内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がると、第１のラッチ回路２ｂがラッチ状態となり、また第２のラッチ回路２ｃがスルー状態とされ、内部クロック信号ｉｎｔＣＫＥが外部クロックイネーブル信号ｅｘｔＣＫＥに従ってＨレベルとされ、また補の内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされる。これにより、ｐチャネルＭＯＳトランジスタＰＱ３が導通状態とされ、またｎチャネルＭＯＳトランジスタＮＴが非導通状態とされ、入力バッファ回路３０が作動状態とされる。
【００５５】
したがって、クロックサイクル３において、外部クロック信号ｅｘｔＣＬＫの立上がりエッジで外部信号ＥＸＴを取込んで、入力バッファ回路３０でこれを増幅して内部信号を生成し、内部動作を行なうことができる。
外部クロック信号ｅｘｔＣＬＫの立上がりに対し、外部信号ＥＸＴは、セットアップ時間ｔｓｕおよびホールド時間ｔｈｄが規定される。これらの時間は、正確に内部信号を生成するために外部信号を確定状態に保持する必要があるために規定される。内部クロックイネーブル信号ｉｎｔＺＣＫＥは、内部クロック信号ｉｎｔＣＬＫ０の立下がりに従って変化するため、クロックサイクル１における外部信号ＥＸＴ（（ａ））のホールド時間ｔｈｄは、確実に保証することができ、正確にこのクロックサイクル１における外部信号ＥＸＴ（（ａ））は取込むことができる。また、クロックサイクル２において与えられる外部信号ＥＸＴ（（ｂ））に対しては、内部信号は内部クロック信号ｉｎｔＣＬＫに同期して取込まれて発生されるため、この外部信号ＥＸＴ（（ｂ））の取込は確実に防止される。
【００５６】
また、外部クロック信号ｅｘｔＣＬＫの無効状態から有効状態への復帰時、すなわちクロックサイクル２からクロックサイクル３への移行時において、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされる時点は内部クロック信号ｉｎｔＣＬＫ０の立下り時点であり、クロックサイクル３において取込まれるべき外部信号ＥＸＴのセットアップ開始時点よりも早い時点である。したがって、この外部信号ＥＸＴ（（ｃ））に対し、確実にセットアップ時間ｔｓｕを保証することができ、正確にこの外部信号ＥＸＴ（（ｃ））を取込み内部信号を生成することができる。また中間クロック信号ＣＬＫＸをバッファ処理して内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫを生成することにより、内部クロック信号ｉｎｔＣＬＫを早いタイミングで発生することができ、内部動作開始タイミングを早くすることができる。
【００５７】
外部クロック信号ｅｘｔＣＬＫが比較的低速であり、内部クロックイネーブル信号ｉｎｔＺＣＫＥのＬレベルへの移行タイミングと、外部信号ＥＸＴ（（ｃ））のセットアップ開始時点との時間差ｔｒが正の場合には、上述のように、不必要なときに、入力バッファ回路３０の動作を停止させた後この入力バッファ回路を作動状態へ復帰させる場合においても、正確に外部信号ＥＸＴを取込み内部信号を生成することができる。
しかしながら、外部クロック信号ｅｘｔＣＬＫが高速のクロック信号とされて、外部信号ＥＸＴのセットアップ時間ｔｓｕが、外部クロック信号ｅｘｔＣＬＫの半サイクル時間に近くなった場合、正確に外部信号ＥＸＴを取込むことができなくなる可能性がある。この状態について、次に図３を参照して説明する。
【００５８】
図３において、クロックサイクル０における信号ｉｎｔＣＫＥ，ｉｎｔＺＣＫＥおよびｉｎｔＣＬＫの状態は前のクロックサイクルにおける外部クロックイネーブル信号ｅｘｔＣＫＥの状態により決定される。クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定する。この状態においては、クロックサイクル２において内部クロック信号ｉｎｔＣＬＫの発生が停止される。クロックサイクル３において再び内部クロック信号ｉｎｔＣＬＫが発生される。クロックサイクル２において、第１の内部クロック信号ＣＬＫ０がＬレベルとされてから第２のラッチ回路２ｃにおける遅延時間が経過した後に、内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルへ変化する。一方このとき、クロックサイクル３において取込まれるべき外部信号ＥＸＴ（（ｃ））がセットアップされる。ホールド時間ｔｈｄおよびセットアップ時間ｔｓｕは仕様で定められた一定値である。外部クロック信号ｅｘｔＣＬＫの周期が短いとき、この内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされるのが、外部信号ＥＸＴ（（ｃ））がセットアップされた後となる可能性が存在する。この内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベルとされるタイミングと、外部信号ＥＸＴがセットアップされるタイミングとの時間差（以下、リセット時間と称す）ｔｒが負となると、外部信号ＥＸＴのセットアップ時間ｔｓｕが実効的に短くなり、正確に、この外部信号ＥＸＴ（（ｃ））を取込み、内部信号を生成することができなくなる可能性がある。
【００５９】
以下、高速クロック信号に同期して動作する場合においても、より確実に外部信号を取込むことのできる構成について説明する。
［実施の形態１］
図４は、この発明の実施の形態１に従うＳＤＲＡＭの要部の構成を示す図である。図４において、図１に示す構成と対応する部分には同一の参照番号を付し、その詳細説明は省略する。この図４に示す構成において、外部信号ＥＸＴを受ける入力バッファ回路３０の電流経路遮断用のｐチャネルＭＯＳトランジスタＰＱ３のゲートへは、第１のラッチ回路２ｂの出力の信号ｉｎｔＺＣＫＥ０が入力バッファイネーブル信号として与えられる。この第２のラッチ回路２ｃからの内部クロックイネーブル信号ｉｎｔＺＣＫＥは、内部クロック発生回路４へ与えられて、内部クロック信号ｉｎｔＣＬＫの有効／無効を制御する。入力バッファ回路３０の出力信号は内部クロック発生回路４からの内部クロック信号ｉｎｔＣＬＫに応答してラッチ状態となるラッチ回路３５へ与えられる。ラッチ回路３５は、内部クロック信号ｉｎｔＣＬＫの立上がりに従って入力バッファ回路３０から与えられた信号を取込み、この内部クロック信号ｉｎｔＣＬＫがＬレベルの間ラッチする。このラッチ回路３５からの内部信号ｉｎｔＣＯＭは、内部制御信号（コマンドを生成する外部制御信号に対応する）、アドレス信号ビットまたは内部書込データであり、それぞれコマンドデコーダ、アドレスデコーダまたは書込回路へ与えられる（図１５参照）。
【００６０】
次に図４に示す構成の動作をそのタイミングチャート図である図５を参照して説明する。
クロックサイクル０における信号ｉｎｔＣＫＥおよびｉｎｔＣＬＫの状態は前のクロックサイクルにおける外部クロックイネーブル信号ｅｘｔＣＫＥの状態により決定される。
クロックサイクル１において、外部クロックイネーブル信号ｅｘｔＣＫＥが外部クロック信号ｅｘｔＣＬＫの立上がりにおいてＬレベルに設定され、外部クロック信号の無効が指定される。外部クロック信号ｅｘｔＣＬＫの立上がりに同期して、クロックバッファ１からの内部クロック信号ｉｎｔＣＬＫ０がＨレベルに立上がる。この内部クロック信号ｉｎｔＣＬＫ０が立上がりに同期してラッチ回路２ｂがバッファ回路２ａから与えられた信号を取込みラッチし、かつ内部クロック信号ｉｎｔＣＬＫ０の立下がりに応答してラッチ状態とされる。したがってラッチ回路２ｂからの入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は、内部クロック信号ｉｎｔＣＬＫ０が立上がるとＨレベルに立上がり、入力バッファ回路３０の電流経路遮断用のｐチャネルＭＯＳトランジスタＰＱ３を非導通状態とする。
【００６１】
ラッチ回路３５は、その構成を後に詳細に説明するが、ラッチ回路２ｂと実質的に同じ構成を備えており、内部クロック信号ｉｎｔＣＬＫがＨレベルに立上がるとスルー状態とされ、この入力バッファ回路３０から与えられる信号を取込み、内部クロック信号ｉｎｔＣＬＫがＬレベルのときラッチ状態となる。入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＨレベルに立上がった時点においては、既にラッチ回路３５においてこの入力バッファ回路３０の出力信号が取込まれており、内部信号ｉｎｔＣＯＭは、外部信号ＥＸＴに対応した状態となっている。
【００６２】
次いでこの内部クロック信号ｉｎｔＣＬＫ０がＬレベルに立下がると、ラッチ回路２ｃがスルー状態となり、ラッチ回路２ｂの出力信号に従って内部クロックイネーブル信号ｉｎｔＺＣＫＥがＨレベルとなり（内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルとなり）、内部クロック発生回路４がディスエーブル状態とされ、内部クロック信号ｉｎｔＣＬＫをＬレベルに固定する。したがって、クロックサイクル２において、外部クロック信号ｅｘｔＣＬＫに従って第１の内部クロック信号ｉｎｔＺＣＬＫ０が変化しても、内部クロック発生回路４からの内部クロック信号ｉｎｔＣＬＫはＬレベルを維持する。このクロックサイクル２において、外部クロックイネーブル信号ｅｘｔＣＫＥはＨレベルに復帰しており、内部クロック信号ｉｎｔＣＬＫ０の立上がりに応答して、ラッチ回路２ｂがスルー状態となり、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０をＬレベルに復帰させる。これにより、ｐチャネルＭＯＳトランジスタＰＱ３が導通状態とされ、入力バッファ回路３０が作動状態とされる。このとき、外部信号ＥＸＴ（（ｂ））は、ラッチ回路３５へは取込まれない（内部クロック信号ｉｎｔＣＬＫはＬレベルに固定されている）。したがって、内部信号ｉｎｔＣＯＭは、先のクロックサイクル１において与えられた外部信号ＥＸＴ（（ａ））に対応した状態（ａ）を維持する。
【００６３】
次いで、内部クロック信号ｉｎｔＣＬＫ０が外部クロック信号ｅｘｔＣＬＫに従ってＬレベルとなると、ラッチ回路２ｃがスルー状態となり、Ｌレベルの入力バッファイネーブル信号ｉｎｔＣＫＥ０に従って内部クロックイネーブル信号ｉｎｔＺＣＫＥがＬレベル（内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベル）に復帰し、内部クロック発生回路４は作動状態とされる。内部クロックイネーブル信号ｉｎｔＣＫＥがＨレベルに立上がるタイミングが次のクロックサイクル３において取込まれる部信号ＥＸＴ（（ｃ））のセットアップタイミングより遅い場合であっても、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は既にＬレベルの活性状態に復帰しており、リセット時間ｔｒがほぼ半クロックサイクル期間あり、入力バッファ回路３０は確実に、外部信号ＥＸＴをバッファ処理してラッチ回路３５へ与えることができる。したがって、この第１の内部クロック信号ｉｎｔＣＬＫ０に同期して動作するラッチ回路２ｂからの信号ｉｎｔＺＣＫＥ０を入力バッファイネーブル信号として利用することにより、外部クロック信号ｅｘｔＣＬＫが高速のクロック信号であっても、リセット時間ｔｒを確実に確保することができ、高速動作時においても消費電流を低減してかつ確実に外部信号を取込んで内部信号を生成することができる。
【００６４】
クロックサイクル３においては、内部クロック信号ｉｎｔＣＬＫ０の立上がりに同期して、内部クロック信号ｉｎｔＣＬＫが立上がり、ラッチ回路３５が入力バッファ回路３０から与えられた外部信号ＥＸＴ（（ｃ））を取込んで、内部信号ｉｎｔＣＯＭ（（ｃ））を出力する。
上述のように、内部クロック信号ｉｎｔＺＣＫＥよりも早いタイミングで第１の内部クロック信号ｉｎｔＺＣＬＫ０に同期して変化する信号ｉｎｔＺＣＫＥ０を入力バッファイネーブル信号として利用して、入力バッファ回路３０の電源の供給ノード（電源ノード３１および接地ノード３２両者を含む）の間の電流の流れる経路を遮断することにより、高速動作時においても、入力バッファ回路を必要なときのみ動作させかつ外部信号のセットアップ時間を保証することができ、正確に外部信号ＥＸＴを取込み内部信号ｉｎｔＣＯＭを生成することができる。これにより、高速かつ低消費電流で動作するＳＤＲＡＭを得ることができる。
【００６５】
［クロックバッファ回路の構成］
図６は、図４に示すクロックバッファ回路１および内部クロック発生回路４の構成の一例を示す図である。図６において、クロックバッファ１は、外部クロック信号ｅｘｔＣＬＫを受けてバッファ処理するバッファ回路１ａと、バッファ回路１ａの出力信号を反転するインバータ１ｃと、電源電圧Ｖｃｃとインバータ１ｃの出力信号とを受けるＮＡＮＤ回路１ｄと、ＮＡＮＤ回路１ｄの出力を反転するインバータ１ｅを含む。ＮＡＮＤ回路１ｄから補の第１の内部クロック信号ｉｎｔＺＣＬＫ０が出力され、インバータ１ｅから第１の内部クロック信号ｉｎｔＣＬＫ０が出力される。バッファ回路１ａは、たとえばカレントミラー型差動増幅回路の構成を備える。このバッファ回路１ａは常時動作し、外部クロック信号ｅｘｔＣＬＫをバッファ処理しかつ反転して出力する。
【００６６】
図５に示すように、内部クロック信号ｉｎｔＣＬＫの立上がりが、インバータ１ｃにより遅延される場合、外部信号ＥＸＴのセットアップ時間ｔｓｕに対し、さらにこのインバータ１ｃの有する遅延時間ｔｓｕ′が実効的なセットアップ時間として付け加えられる。外部信号ＥＸＴは、内部クロック信号ｉｎｔＣＬＫに同期して取込まれてラッチされるためである。したがって、この外部信号ＥＸＴの外部クロック信号ｅｘｔＣＬＫに対するセットアップ時間ｔｓｕを短くしても、内部で十分な時間のセットアップ時間（ｔｓｕ＋ｔｓｕ′）を確保することができ、応じてサイクル期間を短くすることができ、高速動作が可能となる。このセットアップ時間およびホールド時間は、内部信号を確実に生成するために内部アクセス動作に関係なく外部信号を一定の状態に保持するために必要とされる時間であり、これらの時間が短ければ短いほど、クロックサイクル期間を短くすることができるためである。同様、外部クロックイネーブル信号ｅｘｔＣＫＥに対しても、内部クロック信号ｉｎｔＣＬＫ０がインバータ１ｃにより遅延されているため、このセットアップ時間を実効的に長くすることができる。
【００６７】
内部クロック発生回路４は、内部クロックイネーブル信号ｉｎｔＣＫＥとインバータ１ｃの出力信号を受けるＮＡＮＤ回路４ａと、ＮＡＮＤ回路４ａの出力信号を受けるインバータ４ｂを含む。ＮＡＮＤ回路４ａから補の内部クロック信号ｉｎｔＺＣＬＫが出力され、インバータ４ｂから内部クロック信号ｉｎｔＣＬＫが出力される。
ＮＡＮＤ回路４ａは、インバータ１ｃの出力信号と内部クロックイネーブル信号ｉｎｔＣＫＥを受けるＡＮＤ回路で置換えられてもよい。その場合には、ただし、インバータ１ｃからは外部クロック信号ｅｘｔＣＬＫと逆相のクロック信号が出力される。ＮＡＮＤ回路１ｄおよび４ａにより内部クロック信号ｉｎｔＺＣＬＫ０およびｉｎｔＺＣＬＫの遅延時間は同じとなり、早いタイミングで内部クロック信号ｉｎｔＣＬＫを立上げて外部信号をラッチして内部信号ｉｎｔＣＯＭを確定状態とでき、内部動作開始タイミングを早くできる。
【００６８】
図７は、図６に示すクロックバッファ回路１の変更例の構成および動作を示す図でる。図７（Ａ）において、クロックバッファ回路１は、インバータ１ｃの出力信号ＣＬＫＸを反転しかつ遅延する遅延回路１ｇと、インバータ１ｃの出力信号と遅延回路１ｇの出力信号を受けるＡＮＤ回路１ｈと、ＡＮＤ回路１ｈの出力信号を受けるインバータ１ｆを含む。ＡＮＤ回路１ｈから、補の内部クロック信号ｉｎｔＺＣＬＫ０が出力され、インバータ１ｆから内部クロック信号ｉｎｔＣＬＫ０が出力される。
【００６９】
この図７（Ａ）に示す構成の場合、ＡＮＤ回路１ｈからは、図７（Ｂ）に示すように、インバータ１ｃの入力信号φの立下がりに応答して、遅延回路１ｇが有する遅延時間Ｈレベルとされる内部クロック信号ｉｎｔＣＬＫ０が出力される。内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫの立上がりのみが外部クロック信号ｅｘｔＣＬＫに同期し、その立下がりは、外部クロック信号ｅｘｔＣＬＫの立下がりには同期しない。しかしながら、このＳＤＲＡＭにおいては、入力段において内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫの立上がりに同期してラッチ回路がラッチ動作を行なっており、確実に外部信号を取込み内部信号を生成することができる。この遅延回路１ｇが有する遅延時間は、１クロックサイクル期間よりも短いが図７（Ｂ）に示すように、外部クロック信号ｅｘｔＣＬＫの半サイクルよりも短くてもよく、また長くてもよい（長い場合は破線で示す）。内部クロック信号ｉｎｔＣＬＫの必要最小限のＨレベル期間が確保されていればよい。
【００７０】
図８は、内部クロックイネーブル信号ｉｎｔＣＫＥおよび内部信号ｉｎｔＣＯＭを発生する部分の具体的構成を示す図である。図８において、ＣＫＥバッファ２は、外部クロックイネーブル信号ｅｘｔＣＫＥを受けるバッファ２ａと、バッファ２ａの出力信号を遅延する遅延回路２ｄと、遅延回路２ｄの出力信号を第１の内部クロック信号ｉｎｔＣＬＫ０に同期して取込み、ラッチしかつシフトして入力バッファイネーブル信号ｉｎｔＣＫＥ０およびｉｎｔＺＣＫＥ０を出力するラッチ回路２ｂと、このラッチ回路２ｂの出力信号をこの第１の内部クロック信号ｉｎｔＺＣＬＫ０に同期して取込み、ラッチし出力するラッチ回路２ｃを含む。
【００７１】
ラッチ回路２ｂは、図１７（Ｂ）に示す構成と同様、内部クロック信号ｉｎｔＣＬＫ０がＬレベルのときにスルー状態とされ、内部クロック信号ｉｎｔＣＬＫ０がＨレベルのときにラッチ状態とされるラッチ２ｂａと、内部クロック信号ｉｎｔＣＬＫ０がＬレベルのときにラッチ状態とされ、かつ第１の内部クロック信号ｉｎｔＣＬＫ０がＨレベルのときにスルー状態とされるラッチ２ｂｂを含む。この第１のラッチ２ｂａおよび第２のラッチ２ｂｂの構成は、図１７（Ｂ）に示す構成と同じであり、対応する部分には同一の参照番号を付す。また、第２のラッチ回路２ｃの内部構成も、図１７（Ｂ）に示す構成と同じであり、対応する部分には同一の参照番号を付す。
【００７２】
外部信号ＥＸＴから内部信号ｉｎｔＣＯＭを生成する入力バッファ回路は、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０に同期して選択的に活性状態とされる入力バッファ３０と、入力バッファ３０の出力信号を遅延する遅延回路３７と、遅延回路３７の出力信号を内部クロック信号ｉｎｔＣＬＫに同期して取込み、ラッチしかつシフトして内部信号ｉｎｔＣＯＭおよびｉｎｔＺＣＯＭを生成するラッチ回路３５を含む。このラッチ回路３５は、内部クロック信号ｉｎｔＣＬＫがＬレベルのときにスルー状態とされ、かつ内部クロック信号ｉｎｔＣＬＫがＨレベルのときにラッチ状態とされるラッチ３５ａと、ラッチ３５ａの出力信号を受けるように結合され、内部クロック信号ｉｎｔＣＬＫがＨレベルのときにスルー状態とされ、内部クロック信号ｉｎｔＣＬＫがＬレベルのときにラッチ状態とされるラッチ３５ｂを含む。入力バッファ３０は、図１に示すバッファと同様、カレントミラー型差動増幅回路の構成を備え、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＬレベルのときに作動状態とされかつ入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＨレベルのときにその電流経路が遮断されて非作動状態とされる。
【００７３】
ラッチ３５ａは、内部クロック信号ｉｎｔＣＬＫおよびｉｎｔＺＣＬＫに同期して選択的に作動状態とされて遅延回路３７の出力信号を反転する３状態インバータ４１ａと、３状態インバータ４１ａの出力信号を受けるインバータ４１ｂと、インバータ４１ｂの出力信号を反転してインバータ４１ｂの入力部へ伝達するインバータ４１ｃと、インバータ４１ｂの出力信号を反転するインバータ４１ｄを含む。インバータ４１ｂおよび４１ｃはラッチ回路を構成する。３状態インバータ４１ａは、内部クロック信号ｉｎｔＣＬＫがＬレベルであり、かつ補の内部クロック信号ｉｎｔＺＣＬＫがＨレベルのときに作動状態とされてインバータとして作用し、内部クロック信号ｉｎｔＣＬＫがＨレベルでありかつ補の内部クロック信号ｉｎｔＺＣＬＫがＬレベルのときには、出力ハイインピーダンス状態とされる。
【００７４】
ラッチ３５ｂは、内部クロック信号ｉｎｔＣＬＫとインバータ４１ｄの出力信号を受けるＮＡＮＤ回路４１ｅと、内部クロック信号ｉｎｔＣＬＫとインバータ４１ｂの出力信号を受けるＮＡＮＤ回路４１ｆと、ＮＡＮＤ回路４１ｅの出力信号をその一方入力に受けて内部信号ｉｎｔＣＯＭを出力するＮＡＮＤ回路４１ｇと、ＮＡＮＤ回路４１ｆの出力信号と内部信号ｉｎｔＣＯＭを受けて補の内部信号ｉｎｔＺＣＯＭを出力するＮＡＮＤ回路４１ｈを含む。ＮＡＮＤ回路４１ｈの出力する信号ｉｎｔＺＣＯＭはまたＮＡＮＤ回路４１ｇの他方入力へ与えられる。
【００７５】
このラッチ回路２ｂとラッチ回路３５とは、その内部構成は実質的に同じである。ラッチしシフトするタイミングを規定するクロック信号が異なるだけである。第１の内部信号ｉｎｔＣＬＫ０は、図６に示すように、インバータ１ｅを介して出力され、内部クロック信号ｉｎｔＣＬＫは、インバータ４ｂを介して出力される。一方、補の第１の内部クロック信号ｉｎｔＺＣＬＫ０は、遅延回路１ｃからＮＡＮＤゲート１ａを介して出力され、また補の内部クロック信号ｉｎｔＺＣＬＫはＮＡＮＤゲート４ａから出力される。従って、内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫの変化タイミングの差は、ほぼ無視することができる値である。
【００７６】
同様、補の内部クロック信号ｉｎｔＺＣＬＫおよびｉｎｔＺＣＬＫ０もほぼ同じタイミングで発生される。従って、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が外部クロックイネーブル信号ｅｘｔＣＫＥに従ってＨレベルとされるとき、この内部信号ｉｎｔＣＯＭも既に外部信号ＥＸＴの状態に対応した状態に変化して、ラッチ３５ｂにより保持されていると考えることができる。したがって入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が早いタイミングで非活性状態（Ｈレベル）とされても、そのときには、外部信号ＥＸＴは確実にラッチ回路３５で内部信号ｉｎｔＣＯＭとしてラッチされていると考えることができる。次に遅延回路２ｄおよび３７の作用について説明する。
【００７７】
図９は、図６ないし図８に示すバッファ回路１ａ、２ａおよび３０各々の次段に設けられた遅延回路１ｃ、２ｄおよび３７の作用を説明するためのタイミングチャート図である。図９において、外部クロック信号ｅｘｔＣＬＫは、遅延回路１ｃにより時間Ｔｄ０遅延されて、第１の内部クロック信号ｉｎｔＣＬＫ０となる。内部クロック信号ｉｎｔＣＬＫは、ＮＯＲゲート４ａの遅延を考慮して、外部クロック信号ｅｘｔＣＬＫに対し時間Ｔｄ１遅れて変化する。
外部信号ＥＸＴ（（ａ））が、外部クロック信号ｅｘｔＣＬＫに対しセットアップ時間Ｔｓｕを有し、かつ外部クロック信号ｅｘｔＣＬＫに対するホールド時間が０の場合を考える。この外部信号ＥＸＴは、遅延回路３７により時間Ｔｄ２遅延される。したがってこの場合、この遅延回路３７の出力信号（ａ）は、内部クロック信号ｉｎｔＣＬＫに対し次式で表わされるセットアップ時間ｔｓｕおよびホールド時間ｔｈを有する。
【００７８】
ｔｓｕ＝Ｔｓｕ＋Ｔｄ１−Ｔｄ２、
ｔｈ＝Ｔｈ（＝０）＋Ｔｄ２−Ｔｄ１
したがって、Ｔｄ２＞Ｔｄ１の条件が満足されれば、外部信号ＥＸＴの外部クロック信号ｅｘｔＣＬＫに対するホールド時間が０の場合であっても、内部クロック信号ｉｎｔＣＬＫに対するホールド時間ｔｈが正の値（Ｔｄ２−Ｔｄ１）とされ、早いタイミングで内部クロック信号ｉｎｔＣＬＫ０が立上がっても（Ｔｄ０が極めて小さいとき）、確実に外部信号ＥＸＴを取込み、第１のラッチ３５ａの出力信号ｉｎｔＣＯＭ０を確定状態とすることができる。
【００７９】
また外部信号ＥＸＴ（（ｃ））の場合、遅延回路３７の出力する信号の内部クロック信号ｉｎｔＣＬＫに対するセットアップ時間ｔｓｕは、外部信号ＥＸＴ（ｃ）の外部クロック信号ｅｘｔＣＬＫに対するセットアップ時間Ｔｓｕよりも短くなる。したがってこの場合、必要最小限のセットアップ時間ｔｓｕを確保するためには、外部信号ＥＸＴ（（ｃ））のセットアップタイミングを早くする必要が生じる。この遅延時間Ｔｄ２は、遅延回路３７の出力信号のホールド時間を確保するために設けられるものであり、その値はリセット時間ｔｒよりも十分小さく（ホールド時間はセットアップ時間より短い）、したがってこの場合においても入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＬレベルに立下がるタイミングは、外部信号ＥＸＴ（（ｃ））のセットアップタイミングよりも十分早く、高速動作時においても確実に外部信号ＥＸＴのセットアップを行なうことができる。
内部クロック信号ｉｎｔＣＬＫの無効時、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は、第１の内部クロック信号ｉｎｔＣＬＫ０の立上がりに同期してＨレベルとされる。入力バッファイネーブル信号ｉｎｔＺＣＫＥ０は、図８に示すラッチ２ｂｂを介して生成される。したがって、内部クロック信号ｉｎｔＣＬＫ０がＨレベルに立上がってから、２段のゲート（ＮＡＮＤ回路）の遅延が少なくとも必要とされる。一方、内部クロック信号ｉｎｔＣＬＫは、１段のゲート（ＮＯＲ回路４ａ）により、内部クロック信号ｉｎｔＺＣＬＫ０に従って生成される。したがって、内部クロック信号ｉｎｔＣＬＫの立上がりよりも、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０の立上がりは少なくとも１段のゲート分遅くなる。このとき、内部クロック信号ｉｎｔＣＬＫと入力バッファイネーブル信号ｉｎｔＺＣＫＥ０の立上がりの時間差が小さく、ラッチ回路３５により外部信号ＥＸＴが取込まれる前に入力バッファ３０が非活性状態とされることが考えられるが、内部クロック信号ｉｎｔＣＬＫがＬレベルのときには、３状態インバータ４１ａが作動状態とされており、その出力信号はラッチ４１ｂおよび４１ｃによりラッチされており、また遅延回路３７の出力信号がこの内部クロック信号ｉｎｔＣＬＫのＬレベルからＨレベルへの遷移時において確定状態にあれば、確実に外部信号ＥＸＴを取込み、ラッチして内部信号ｉｎｔＣＯＭを生成することができる。
【００８０】
このとき、特に、図６に示すように内部クロック信号ｉｎｔＣＬＫ０およびｉｎｔＣＬＫがほぼ同じタイミングで生成される場合、ラッチ回路２ｂおよび３５は同じ構成を実質的に有しているため、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０がＬレベルからＨレベルに変化したとき、この内部信号ｉｎｔＣＯＭも、外部信号ＥＸＴに従った状態に設定されていると考えることができ、したがって早いタイミングで入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が立上がっても、確実に外部信号ＥＸＴを取込み内部信号ｉｎｔＣＯＭを生成することができる。
【００８１】
上述の説明においては、１クロックサイクル期間のみ外部クロックイネーブル信号ｅｘｔＣＫＥがＬレベルとされる動作が示される。しかしながら、スタンバイ時において連続的に外部クロックイネーブル信号ｅｘｔＣＫＥをＬレベルに設定すれば、入力バッファイネーブル信号ｉｎｔＣＫＥ０は連続的にＨレベルを維持し、入力バッファ３０の電流経路がその間遮断され、消費電流が低減される。図１０（Ａ）は、ＣＫＥバッファの変更例の構成を示す図である。図１０（Ａ）に示す、ＣＫＥバッファの構成においては、内部クロックイネーブル信号ｉｎｔＣＫＥおよびｉｎｔＺＣＫＥを出力するフリップフロップ２ｃに代えて、ラッチ回路２ｂからの入力バッファイネーブル信号ｉｎｔＣＫＥ０およびｉｎｔＺＣＫＥ０をそれぞれ遅延する遅延回路２ｅが設けられる。遅延回路２ｅは、入力バッファイネーブル信号ｉｎｔＣＫＥ０を遅延して内部クロックイネーブル信号ｉｎｔＣＫＥを出力する遅延回路２ｅａと、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０を遅延して内部クロックイネーブル信号ｉｎｔＺＣＫＥを出力する遅延回路２ｅｂを含む。
【００８２】
この図１０（Ａ）に示すような遅延回路２ｅを用いた場合、図１０（Ｂ）に示すように、入力バッファイネーブル信号ｉｎｔＣＫＥ０が、内部クロック信号ｉｎｔＣＬＫ０の立上がりに同期して立下がった場合、所定時間（遅延回路２ｅの有する遅延時間）経過後に内部クロックイネーブル信号ｉｎｔＣＫＥ０がＬレベルに立下がる。フリップフロップ２ｃは、外部クロックイネーブル信号ｅｘｔＣＫＥを半クロックサイクル遅延して伝達しかつ１クロックサイクル期間その状態を保持する機能を備える。この１クロックサイクル期間保持する機能は、ラッチ回路２ｂにより実現される。したがって、この遅延回路２ｅを用いても、確実に、活性状態の外部クロックイネーブル信号ｅｘｔＣＫＥが与えられた次のサイクルにおける内部クロック信号ｉｎｔＣＬＫの発生を停止させることができる。
【００８３】
この遅延回路２ｅを用いる場合、その遅延時間によっては、内部クロック信号ｉｎｔＣＬＫがＨレベルのときに、内部クロックイネーブル信号ｉｎｔＣＫＥがＬレベルとされる可能性が存在する。この状態を避けるためには、遅延回路２ｅａおよび２ｅｂの遅延時間を、半クロックサイクル以上、１クロックサイクル未満に設定すればよい。なお、クロック周波数が異なれば、このクロックの１周期も異なり、内部クロック信号ｉｎｔＣＬＫ０（ｉｎｔＣＬＫ）のＨレベルの期間の長さも異なる。この場合、遅延回路２ｅａおよび２ｅｂそれぞれにおいて複数の遅延時間を実現する遅延素子を設け、用いられる外部クロック信号ｅｘｔＣＬＫの周波数に応じてその適当な遅延時間の遅延素子を選択する構成が利用されればよい。このような構成としては、たとえばＳＤＲＡＭに通常設けられるコマンドレジスタに、遅延時間選択用のデータを格納し、縦続接続された遅延素子を、その格納データに応じて選択的に短絡する構成を利用することができる。
【００８４】
［入力バッファ回路の変更例］
図１１は、この発明の実施の形態１において利用される入力バッファ回路の変更例の構成を示す図である。この図１１において、入力バッファ３０は、外部信号ＥＸＴと基準電圧Ｖｒｅｆを差動的に増幅する差動増幅回路３０ａと、この差動増幅回路３０ａの内部接地ノード（差動ｎチャネルＭＯＳトランジスタの共通ソースノード）と接地ノード３２との間に接続されるｎチャネルＭＯＳトランジスタＮＱ３を含む。このＭＯＳトランジスタＮＱ３は、そのゲートに入力バッファイネーブル信号ｉｎｔＣＫＥ０を受ける。差動増幅回路３０ａは、電源ノード３１から電源電圧Ｖｄｄを供給される。この図１１に示す構成においては、入力バッファイネーブル信号ｉｎｔＣＫＥ０がＬレベルとされると、ｎチャネルＭＯＳトランジスタＮＱ３が非導通状態とされ、この差動増幅回路３０ａから接地ノード３２へ電流が流れる経路が遮断され、差動増幅回路３０ａは非作動状態とされる。
【００８５】
この差動増幅回路３０ａは、負入力に外部信号ＥＸＴを受け、正入力に基準電圧Ｖｒｅｆを受けているが、その内部構造は、図１に示す入力バッファ回路３０に含まれるトランジスタＰＱ１、ＰＱ２、ＮＱ１、ＮＴおよびＮＱ２で構成される差動増幅回路と同じ構成を備える。この差動増幅回路３０ａは、異なる内部構造を備えていてもよく、基準電圧Ｖｒｅｆと外部信号ＥＸＴとを差動増幅する機能を備えていればよい。
この図１１に示す構成においても、内部クロック信号ｉｎｔＣＬＫが発生されない場合に、差動増幅回路３０ａの電源ノード３１と接地ノード３２との間の電流が流れる経路が遮断されるため、必要なときのみこの入力バッファ回路３０を動作させることができ、消費電流を低減することができる。
【００８６】
［入力バッファ回路の変更例２］
図１２は、この発明の実施の形態１に従う入力バッファ回路の変更例２の構成を示す図である。図１２において、入力バッファ３０を構成する差動増幅回路３０ａは、電源ノード３１からｐチャネルＭＯＳトランジスタＰＱ３を介して電源電圧Ｖｄｄを供給され、またｎチャネルＭＯＳトランジスタＮＱ３を介して接地ノード３２から接地電圧Ｖｓｓを供給される。ＭＯＳトランジスタＰＱ３のゲートには入力バッファイネーブル信号ｉｎｔＺＣＫＥ０が与えられ、ＭＯＳトランジスタＮＱ３のゲートには、入力バッファイネーブル信号ｉｎｔＣＫＥ０が与えられる。この図１２に示す構成の場合、入力バッファイネーブル信号ｉｎｔＺＣＫＥ０およびｉｎｔＣＫＥ０に従って、ＭＯＳトランジスタＰＱ３およびＮＱ３がともに非導通状態とされ、差動増幅回路３０ａは、電源ノード３１および接地ノード３２から分離される。この状態において、出力信号ＺＯＵＴがリーク電流またはノイズなどの影響で変動した場合においても、差動増幅回路３０ａにおいては何ら電流は消費されず（出力ノードと電源供給ノード（電源ノード３１および接地ノード３２両者を含む）から分離されているため）、消費電流をより低減することができる。
【００８７】
［他の適用例］
上述の説明においては、ＳＤＲＡＭの入力バッファ回路が説明されている。しかしながら、たとえばシンクロナスＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）のようなメモリであっても、クロック信号に同期して外部信号の取込が行なわれるメモリ装置であるかぎり同様の効果を得ることができる。
【００８８】
【発明の効果】
以上のように、この発明に従えば、クロック同期型半導体記憶装置において、内部クロック信号の前縁（立上り）に同期して入力バッファイネーブル信号を発生して入力バッファの電流経路を遮断する構成にしているため、内部クロック信号非発生時から発生状態への復帰時においても、確実に与えられた外部信号のセットアップ時間を確保することができ、高速動作する低消費電流のクロック同期型半導体記憶装置を実現することができる。
【００８９】
このとき、外部信号が取込まれて内部信号状態が確定してから入力バッファ回路を非作動状態としているため、この外部信号のホールド時間が短い時間においても、確実に外部信号に対応した内部信号を生成することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態に従うＳＤＲＡＭの出発点の構成を示す図である。
【図２】 図１に示す構成の動作を示すタイミングチャート図である。
【図３】 図１に示す構成の問題点を説明するためのタイミングチャート図である。
【図４】 この発明の実施の形態に従うＳＤＲＡＭの要部の構成を示す図である。
【図５】 図４に示す構成の動作を示すタイミングチャート図である。
【図６】 図４に示すクロックバッファ回路の構成の一例を示す図である。
【図７】 （Ａ）は、図４に示すクロックバッファ回路の変更例の構成を示し、（Ｂ）はその動作波形を示す図である。
【図８】 図４に示すＣＫＥバッファおよび外部信号入力バッファの構成の一例を示す図である。
【図９】 図８に示す構成の動作を示すタイミングチャート図である。
【図１０】 （Ａ）は、図８に示すＣＫＥバッファの変更例の構成を示し、（Ｂ）は、その動作波形を示す図である。
【図１１】 この発明の実施の形態に従う入力バッファ回路の変更例１の構成を示す図である。
【図１２】 この発明の実施の形態１に従う入力バッファ回路の変更例２の構成を示す図である。
【図１３】 ＳＤＲＡＭの外部ピン配置を示す図である。
【図１４】 ＳＤＲＡＭの動作を説明するためのタイミングチャート図である。
【図１５】 ＳＤＲＡＭの全体の構成を概略的に示す図である。
【図１６】 （Ａ）は、クロックイネーブル信号の差異を説明するためのタイミングチャート図であり、（Ｂ）は、このクロックイネーブル信号の利用の一例を示すタイミングチャート図である。
【図１７】 （Ａ）は、従来のクロックバッファ回路の構成を示し、（Ｂ）は、従来のＣＫＥバッファ回路の構成の一例を示す図である。
【図１８】 図１７（Ａ）および（Ｂ）に示す構成の動作を示すタイミングチャートである。
【図１９】 従来のＳＤＲＡＭの入力バッファ初段の構成の一例を示す図である。
【符号の説明】
１ クロックバッファ回路、２ ＣＫＥバッファ、２ａ 入力バッファ回路、２ｂ，２ｃ ラッチ回路、３ 入力バッファ回路、４ 内部クロック信号発生回路、ＰＱ３ ｐチャネルＭＯＳトランジスタ、３５ ラッチ回路、３１ 電源ノード、３２ 接地ノード、１ｄ，４ａ ＮＡＮＤ回路、１ｈ ＡＮＤ回路、１ｆインバータ、２ｄ 遅延回路、３７ 遅延回路、２ｂａ 第１のラッチ、２ｂｂ 第２のラッチ、３５ａ 第１のラッチ、３５ｂ 第２のラッチ、２ｅａ，２ｅｂ 遅延回路、ＮＱ３ ｎチャネルＭＯＳトランジスタ、３０ａ 差動増幅回路。
なお、図において同一符号は、同一または相当部分を示す。
Claims (8)
- 外部から与えられる外部クロック信号に同期して動作する同期型半導体記憶装置であって、
前記外部クロック信号に従って第１の内部クロック信号を生成するクロックバッファ手段、
前記外部クロック信号の有効を指示する外部から与えられる外部クロックイネーブル信号を前記第１の内部クロック信号に同期して取り込みラッチして前記外部クロックイネーブル信号の活性化時活性状態とされる入力バッファイネーブル信号を生成して出力するラッチ手段、
前記ラッチ手段の出力する入力バッファイネーブル信号を受け、該受けた入力バッファイネーブル信号を前記第１の内部クロック信号の半サイクル以上１サイクル未満遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段、
前記内部クロックイネーブル信号の活性化時活性状態とされ、前記外部クロック信号に従って、第２の内部クロック信号を生成する内部クロック生成手段、および
前記入力バッファイネーブル信号の活性化時活性状態とされて前記外部クロック信号および前記外部クロックイネーブル信号と異なる外部から与えられる信号をバッファ処理する入力バッファ手段を備え、前記入力バッファ手段は第１および第２の電源供給ノード上の電圧を動作電源電圧として動作しかつ前記入力バッファイネーブル信号の非活性化時前記第１および第２の電源供給ノードの間の電流が流れる経路を遮断する手段を含み、さらに
前記入力バッファ手段の出力に結合され、前記第２の内部クロック信号に同期して前記ラッチ手段と同相でラッチ状態となって前記入力バッファ手段の出力信号をラッチして内部信号を生成する、前記ラッチ手段と同一構成の内部信号生成手段を備える、同期型半導体記憶装置。 - 外部から与えられる、第１の電位レベルと第２の電位レベルとの間で変化する外部クロック信号に同期して動作する同期型半導体記憶装置であって、
前記外部クロック信号に従って第１の内部クロック信号を生成するクロックバッファ手段、
前記外部クロック信号の有効を指示する外部から与えられる外部クロックイネーブル信号を、前記第１の内部クロック信号の前記第１の電位レベルから前記第２の電位レベルへの変化に同期してラッチしかつ該ラッチ信号を入力バッファイネーブル信号として出力するラッチ手段、
前記ラッチ手段の出力に結合され、前記ラッチ手段から出力される入力バッファイネーブル信号を前記第１の内部クロック信号の半サイクル以上１サイクル未満遅延して内部クロックイネーブル信号を生成するクロックイネーブル手段、
第１および第２の電源供給ノードの間に結合され、前記ラッチ手段からの入力バッファイネーブル信号の活性化および非活性化それぞれに応答して前記第１および第２の電源供給ノード間の電流が流れる経路が導通および遮断され、前記電源供給ノード間の導通時動作して前記外部クロック信号および前記外部クロックイネーブル信号と異なる外部から与えられる信号をバッファ処理する入力バッファ手段、
前記内部クロックイネーブル信号の活性化時活性化され、前記外部クロック信号に従って、第２の内部クロック信号を生成するクロック生成手段、および
前記ラッチ手段と同一の構成を有し、前記入力バッファ手段からの信号を前記第２の内部クロック信号の前記第１の電位レベルから前記第２の電位レベルへの変化に応答してラッチして内部信号を生成する内部信号生成手段を備える、同期型半導体記憶装置。 - 前記ラッチ手段は、
前記外部クロックイネーブル信号をバッファ処理するバッファ回路と、
前記バッファ回路の出力信号を受けるように結合され、前記第１の内部クロック信号が前記第１の電位レベルのときに前記バッファ回路の出力信号を通過させるスルー状態となり、かつ前記第１の内部クロック信号が前記第２の電位レベルのときに、前記バッファ回路から与えられた信号にかかわらず、その出力信号の状態を保持するラッチ状態とされる第１のラッチと、
前記第１のラッチに結合され、前記第１の内部クロック信号が前記第１の電位レベルのときに前記ラッチ状態となりかつ前記第１の内部クロック信号が前記第２の電位レベルのときに前記スルー状態とされる第２のラッチを備える、請求項２記載の同期型半導体記憶装置。 - 前記クロックイネーブル手段は、前記第１の内部クロック信号に同期して前記ラッチ手段のラッチ状態と同相でラッチ状態とされ、前記ラッチ手段の信号取り込み時にスルー状態とされるラッチ回路を備える、請求項１または２に記載の同期型半導体記憶装置。
- 前記クロックバッファ手段は、
前記外部クロック信号をバッファ処理するバッファ回路と、
前記バッファ回路の出力信号と同一位相で変化する信号を生成して前記第１の内部クロック信号を生成する手段を備える、請求項１ないし４のいずれかに記載の同期型半導体記憶装置。 - 前記バッファ回路の出力信号を遅延して前記第１の内部クロック信号生成手段へ与える遅延手段をさらに備える、請求項５記載の同期型半導体記憶装置。
- 前記ラッチ手段は、前記バッファ回路と前記第１のラッチとの間に設けられる遅延回路をさらに備える、請求項３記載の同期型半導体記憶装置。
- 前記入力バッファ手段と前記内部信号生成手段の間に設けられる遅延回路をさらに備える、請求項１ないし７のいずれかに記載の同期型半導体記憶装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00578196A JP3986578B2 (ja) | 1996-01-17 | 1996-01-17 | 同期型半導体記憶装置 |
| TW085100733A TW353750B (en) | 1996-01-17 | 1996-01-23 | Synchronous type semiconductor memory |
| DE19622398A DE19622398C2 (de) | 1996-01-17 | 1996-06-04 | Synchronhalbleiterspeichereinrichtung |
| CN97102029A CN1113362C (zh) | 1996-01-17 | 1997-01-14 | 减少其输入缓冲电路所消耗的电流的同步型半导体存储器 |
| KR1019970001214A KR100240539B1 (ko) | 1996-01-17 | 1997-01-17 | 입력 버퍼 회로의 소모 전류가 저감된 동기형 반도체 기억 장치 |
| US08/960,268 US5880998A (en) | 1996-01-17 | 1997-10-29 | Synchronous semiconductor memory device in which current consumed by input buffer circuit is reduced |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00578196A JP3986578B2 (ja) | 1996-01-17 | 1996-01-17 | 同期型半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09198875A JPH09198875A (ja) | 1997-07-31 |
| JP3986578B2 true JP3986578B2 (ja) | 2007-10-03 |
Family
ID=11620661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00578196A Expired - Lifetime JP3986578B2 (ja) | 1996-01-17 | 1996-01-17 | 同期型半導体記憶装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5880998A (ja) |
| JP (1) | JP3986578B2 (ja) |
| KR (1) | KR100240539B1 (ja) |
| CN (1) | CN1113362C (ja) |
| DE (1) | DE19622398C2 (ja) |
| TW (1) | TW353750B (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0158762B1 (ko) * | 1994-02-17 | 1998-12-01 | 세키자와 다다시 | 반도체 장치 |
| EP0929075B1 (en) * | 1996-09-26 | 2003-08-20 | Mitsubishi Denki Kabushiki Kaisha | Synchronous type semiconductor memory device |
| KR100230407B1 (ko) * | 1997-02-17 | 1999-11-15 | 윤종용 | 반도체장치의 클럭 발생회로 및 클럭발생방법 |
| USRE39579E1 (en) * | 1997-04-04 | 2007-04-17 | Renesas Technology Corp. | Semiconductor integrated circuit device comprising RAM with command decode system and logic circuit integrated into a single chip and testing method of the RAM with command decode system |
| US6073223A (en) * | 1997-07-21 | 2000-06-06 | Hewlett-Packard Company | Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory |
| WO1999019874A1 (en) * | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Power control system for synchronous memory device |
| EP1019911B1 (en) * | 1997-10-10 | 2003-07-16 | Rambus Inc. | Apparatus and method for device timing compensation |
| JP4571959B2 (ja) * | 1998-01-21 | 2010-10-27 | 富士通セミコンダクター株式会社 | 入力回路および該入力回路を有する半導体集積回路 |
| US6154821A (en) * | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
| KR100306881B1 (ko) * | 1998-04-02 | 2001-10-29 | 박종섭 | 동기 반도체 메모리를 위한 인터페이스 |
| JPH11316617A (ja) * | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体回路装置 |
| JPH11328957A (ja) * | 1998-05-19 | 1999-11-30 | Oki Micro Design:Kk | 半導体記憶装置 |
| JP3125749B2 (ja) * | 1998-06-11 | 2001-01-22 | 日本電気株式会社 | 同期型半導体メモリ |
| KR100304282B1 (ko) * | 1998-06-30 | 2001-11-02 | 박종섭 | 반도체 장치의 입력 버퍼 |
| KR100295051B1 (ko) * | 1998-08-20 | 2001-07-12 | 윤종용 | 반도체메모리장치의입력버퍼및입력버퍼링방법 |
| JP4034886B2 (ja) * | 1998-10-13 | 2008-01-16 | 富士通株式会社 | 半導体装置 |
| JP3699839B2 (ja) * | 1998-11-30 | 2005-09-28 | 松下電器産業株式会社 | 半導体記憶装置 |
| JP2000207381A (ja) * | 1999-01-20 | 2000-07-28 | Mitsubishi Electric Corp | マイクロコンピュ―タのリセット装置 |
| US6111796A (en) * | 1999-03-01 | 2000-08-29 | Motorola, Inc. | Programmable delay control for sense amplifiers in a memory |
| KR100358121B1 (ko) | 1999-05-13 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체장치의 신호 입력회로 |
| KR100390242B1 (ko) | 1999-06-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 입력 버퍼 |
| US6791370B1 (en) * | 1999-07-16 | 2004-09-14 | Micron Technology, Inc. | Apparatus and method for adjusting clock skew |
| JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2001084762A (ja) * | 1999-09-16 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
| US6205084B1 (en) * | 1999-12-20 | 2001-03-20 | Fujitsu Limited | Burst mode flash memory |
| JP3674833B2 (ja) * | 2000-02-16 | 2005-07-27 | シャープ株式会社 | 同期型半導体記憶装置 |
| US6628142B1 (en) * | 2000-08-30 | 2003-09-30 | Micron Technology, Inc. | Enhanced protection for input buffers of low-voltage flash memories |
| GB2370667B (en) * | 2000-09-05 | 2003-02-12 | Samsung Electronics Co Ltd | Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same |
| US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| US8391039B2 (en) * | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
| US7155630B2 (en) * | 2002-06-25 | 2006-12-26 | Micron Technology, Inc. | Method and unit for selectively enabling an input buffer based on an indication of a clock transition |
| KR100884586B1 (ko) * | 2002-07-19 | 2009-02-19 | 주식회사 하이닉스반도체 | 클럭버퍼 |
| KR100464034B1 (ko) | 2002-07-19 | 2005-01-03 | 엘지전자 주식회사 | 클록 동기화 방법 |
| KR100495916B1 (ko) | 2002-11-20 | 2005-06-17 | 주식회사 하이닉스반도체 | 클럭인에이블 버퍼를 구비한 반도체 장치 |
| KR100522424B1 (ko) * | 2003-04-29 | 2005-10-20 | 주식회사 하이닉스반도체 | 동기식 반도체 메모리 소자 |
| JP4717373B2 (ja) * | 2004-05-20 | 2011-07-06 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| US7221613B2 (en) * | 2004-05-26 | 2007-05-22 | Freescale Semiconductor, Inc. | Memory with serial input/output terminals for address and data and method therefor |
| US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
| US20060227626A1 (en) * | 2005-04-11 | 2006-10-12 | Hynix Semiconductor Inc. | Input buffer circuit of semiconductor memory device |
| US7616521B2 (en) | 2005-09-29 | 2009-11-10 | Hynix Semiconductor, Inc. | Semiconductor memory device selectively enabling address buffer according to data output |
| KR100780595B1 (ko) * | 2005-09-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그 구동방법 |
| KR100743633B1 (ko) * | 2005-12-29 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 명령어 디코딩 회로 |
| KR100743634B1 (ko) * | 2005-12-30 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 명령어 디코딩 회로 |
| KR100772689B1 (ko) * | 2006-09-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 스몰클럭버퍼를 포함하는 메모리장치. |
| CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
| CN101039155B (zh) * | 2007-03-28 | 2011-06-08 | 北京中星微电子有限公司 | 控制通信接口的同步时钟的方法、装置及系统 |
| JP2009020953A (ja) * | 2007-07-11 | 2009-01-29 | Elpida Memory Inc | 同期式半導体装置及びこれを有するデータ処理システム |
| JP5600235B2 (ja) * | 2007-10-11 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置、およびアドレスラッチの高速化方法 |
| JP5228468B2 (ja) * | 2007-12-17 | 2013-07-03 | 富士通セミコンダクター株式会社 | システム装置およびシステム装置の動作方法 |
| KR100911201B1 (ko) * | 2008-02-14 | 2009-08-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 스트로브 클럭 버퍼 및 그제어 방법 |
| US11508422B2 (en) * | 2019-08-02 | 2022-11-22 | Micron Technology, Inc. | Methods for memory power management and memory devices and systems employing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426989A (ja) * | 1990-05-18 | 1992-01-30 | Toshiba Corp | ダイナミックメモリ装置 |
| JP2605576B2 (ja) * | 1993-04-02 | 1997-04-30 | 日本電気株式会社 | 同期型半導体メモリ |
| JP2836453B2 (ja) * | 1993-08-26 | 1998-12-14 | 日本電気株式会社 | 半導体メモリの初段回路方式 |
| US5559752A (en) * | 1995-08-14 | 1996-09-24 | Alliance Semiconductor Corporation | Timing control circuit for synchronous static random access memory |
-
1996
- 1996-01-17 JP JP00578196A patent/JP3986578B2/ja not_active Expired - Lifetime
- 1996-01-23 TW TW085100733A patent/TW353750B/zh not_active IP Right Cessation
- 1996-06-04 DE DE19622398A patent/DE19622398C2/de not_active Expired - Lifetime
-
1997
- 1997-01-14 CN CN97102029A patent/CN1113362C/zh not_active Expired - Lifetime
- 1997-01-17 KR KR1019970001214A patent/KR100240539B1/ko not_active IP Right Cessation
- 1997-10-29 US US08/960,268 patent/US5880998A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1162182A (zh) | 1997-10-15 |
| JPH09198875A (ja) | 1997-07-31 |
| TW353750B (en) | 1999-03-01 |
| KR100240539B1 (ko) | 2000-01-15 |
| DE19622398C2 (de) | 1999-04-29 |
| CN1113362C (zh) | 2003-07-02 |
| US5880998A (en) | 1999-03-09 |
| KR970060219A (ko) | 1997-08-12 |
| DE19622398A1 (de) | 1997-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3986578B2 (ja) | 同期型半導体記憶装置 | |
| US7463052B2 (en) | Method and circuit for off chip driver control, and memory device using same | |
| US7394707B2 (en) | Programmable data strobe enable architecture for DDR memory applications | |
| US7830731B2 (en) | Circuit for initializing a pipe latch unit in a semiconductor memory device | |
| US10614872B2 (en) | Command signal clock gating | |
| US6687169B2 (en) | Semiconductor memory device for providing address access time and data access time at a high speed | |
| CN113539312B (zh) | 具有改进的抗亚稳态性的ddr5四相产生器 | |
| US10734067B1 (en) | Memory device latch circuitry | |
| JP4036531B2 (ja) | 半導体集積回路 | |
| US11748035B2 (en) | Command address input buffer bias current reduction | |
| CN113223575B (zh) | 高速电平移位器 | |
| CN113223569B (zh) | 抗亚稳锁存器 | |
| TWI298162B (en) | Power supply control circuit and controlling method thereof | |
| US7813197B2 (en) | Write circuit of memory device | |
| US6922372B2 (en) | Synchronous semiconductor memory device having stable data output timing | |
| JP3930198B2 (ja) | 半導体集積回路 | |
| KR100337205B1 (ko) | 데이타 센스앰프 구동장치 | |
| US11276468B2 (en) | High-speed efficient level shifter | |
| JP2001067875A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |