JP2000207381A - マイクロコンピュ―タのリセット装置 - Google Patents
マイクロコンピュ―タのリセット装置Info
- Publication number
- JP2000207381A JP2000207381A JP1235399A JP1235399A JP2000207381A JP 2000207381 A JP2000207381 A JP 2000207381A JP 1235399 A JP1235399 A JP 1235399A JP 1235399 A JP1235399 A JP 1235399A JP 2000207381 A JP2000207381 A JP 2000207381A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- voltage
- clock
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 電源の立ち上がりが遅いと、マイクロコンピ
ュータがリセットされずに動作を開始してしまう場合が
あり、その場合には、マイクロコンピュータの正常な動
作が期待できなくなる課題があった。 【解決手段】 ＣＰＵ２９に対するリセットが解除され
た後、ＣＰＵ２９により調整された分圧出力Ｖｄ２と基
準電圧Ｖｒｅｆを比較し、その分圧出力Ｖｄ２が基準電
圧Ｖｒｅｆを上回ると、クロック源を内部クロックから
外部クロックに切り替える。
ュータがリセットされずに動作を開始してしまう場合が
あり、その場合には、マイクロコンピュータの正常な動
作が期待できなくなる課題があった。 【解決手段】 ＣＰＵ２９に対するリセットが解除され
た後、ＣＰＵ２９により調整された分圧出力Ｖｄ２と基
準電圧Ｖｒｅｆを比較し、その分圧出力Ｖｄ２が基準電
圧Ｖｒｅｆを上回ると、クロック源を内部クロックから
外部クロックに切り替える。
Description
【０００１】
【発明の属する技術分野】この発明は、電源投入時の電
源電圧が動作下限電圧を越えるとマイクロコンピュータ
のリセットを解除するマイクロコンピュータのリセット
装置に関するものである。
源電圧が動作下限電圧を越えるとマイクロコンピュータ
のリセットを解除するマイクロコンピュータのリセット
装置に関するものである。
【０００２】
【従来の技術】図５は従来のマイクロコンピュータのリ
セット装置を示す構成図であり、図において、１は電源
電圧Ｖｃｃを出力する電源、２は一端が電源１に接続さ
れた抵抗、３は一端が抵抗２に接続され、他端がグラン
ド４に接続されたコンデンサ、４はグランドである。
セット装置を示す構成図であり、図において、１は電源
電圧Ｖｃｃを出力する電源、２は一端が電源１に接続さ
れた抵抗、３は一端が抵抗２に接続され、他端がグラン
ド４に接続されたコンデンサ、４はグランドである。
【０００３】次に動作について説明する。まず、マイク
ロコンピュータのリセット解除は、マイクロコンピュー
タの動作周波数に応じて適切な電源電圧を設定する必要
があるが、マイクロコンピュータの応用は多岐に渡って
おり、使用される動作周波数も様々である。一般に、マ
イクロコンピュータの動作下限電圧は、動作周波数が高
い程高くなり、動作周波数が低い程低くなる。
ロコンピュータのリセット解除は、マイクロコンピュー
タの動作周波数に応じて適切な電源電圧を設定する必要
があるが、マイクロコンピュータの応用は多岐に渡って
おり、使用される動作周波数も様々である。一般に、マ
イクロコンピュータの動作下限電圧は、動作周波数が高
い程高くなり、動作周波数が低い程低くなる。
【０００４】ここで、従来のマイクロコンピュータのリ
セット装置は、抵抗２とコンデンサ３により分圧される
分圧出力Ｖｄをリセット信号として出力するが、その分
圧出力Ｖｄは、電源立ち上げ時、図６に示すように上昇
し、その分圧出力Ｖｄが閾値Ｖｓｅｔ（閾値Ｖｓｅｔ
は、例えば電源電圧Ｖｃｃの二分の一に設定される）よ
り小さい期間に限り、その分圧出力Ｖｄがリセット信号
として扱われる。
セット装置は、抵抗２とコンデンサ３により分圧される
分圧出力Ｖｄをリセット信号として出力するが、その分
圧出力Ｖｄは、電源立ち上げ時、図６に示すように上昇
し、その分圧出力Ｖｄが閾値Ｖｓｅｔ（閾値Ｖｓｅｔ
は、例えば電源電圧Ｖｃｃの二分の一に設定される）よ
り小さい期間に限り、その分圧出力Ｖｄがリセット信号
として扱われる。
【０００５】したがって、時刻Ｔ０から時刻Ｔ１の間
は、分圧出力Ｖｄが閾値Ｖｓｅｔより小さいため、マイ
クロコンピュータのリセットが実行されるが、時刻Ｔ１
を経過すると、その分圧出力Ｖｄが閾値Ｖｓｅｔを上回
るため、マイクロコンピュータに対するリセットが解除
され、マイクロコンピュータは正常な動作を開始する。
は、分圧出力Ｖｄが閾値Ｖｓｅｔより小さいため、マイ
クロコンピュータのリセットが実行されるが、時刻Ｔ１
を経過すると、その分圧出力Ｖｄが閾値Ｖｓｅｔを上回
るため、マイクロコンピュータに対するリセットが解除
され、マイクロコンピュータは正常な動作を開始する。
【０００６】ただし、電源電圧Ｖｃｃの立ち上がりが遅
い場合、図７に示すように、閾値Ｖｓｅｔの立ち上がり
も遅くなるため、電源立ち上げ当初から分圧出力Ｖｄが
閾値Ｖｓｅｔを上回り（常に、Ｖｄ＞Ｖｓｅｔ）、マイ
クロコンピュータが正常にリセットされない場合があ
る。
い場合、図７に示すように、閾値Ｖｓｅｔの立ち上がり
も遅くなるため、電源立ち上げ当初から分圧出力Ｖｄが
閾値Ｖｓｅｔを上回り（常に、Ｖｄ＞Ｖｓｅｔ）、マイ
クロコンピュータが正常にリセットされない場合があ
る。
【０００７】そこで、図８に示すように、電源電圧Ｖｃ
ｃの立ち上がりが遅い場合でも、マイクロコンピュータ
を正常にリセットすることができるリセット装置（比較
回路７が、定電圧発生回路６が出力する基準電圧Ｖｒｅ
ｆと分圧出力Ｖｄを比較し、その分圧出力Ｖｄが基準電
圧Ｖｒｅｆより小さい期間中に限り、ＲＥＳＥＴ信号を
有意にしてマイクロコンピュータをリセットし、その分
圧出力Ｖｄが基準電圧Ｖｒｅｆを上回ると、ＲＥＳＥＴ
信号を無意にしてマイクロコンピュータのリセットを解
除する）が存在する。
ｃの立ち上がりが遅い場合でも、マイクロコンピュータ
を正常にリセットすることができるリセット装置（比較
回路７が、定電圧発生回路６が出力する基準電圧Ｖｒｅ
ｆと分圧出力Ｖｄを比較し、その分圧出力Ｖｄが基準電
圧Ｖｒｅｆより小さい期間中に限り、ＲＥＳＥＴ信号を
有意にしてマイクロコンピュータをリセットし、その分
圧出力Ｖｄが基準電圧Ｖｒｅｆを上回ると、ＲＥＳＥＴ
信号を無意にしてマイクロコンピュータのリセットを解
除する）が存在する。
【０００８】しかし、かかるリセット装置は、図９に示
すように、マイクロコンピュータの応用回路毎に、抵抗
２，５の抵抗値を適宜変更して分圧出力Ｖｄを調整しな
いと、電源電圧Ｖｃｃが動作可能下限電圧を上回る前
に、分圧出力Ｖｄが基準電圧Ｖｒｅｆを上回って、マイ
クロコンピュータのリセットが解除され、マイクロコン
ピュータが正常に動作できない電源電圧Ｖｃｃで動作を
開始する場合が生じる。
すように、マイクロコンピュータの応用回路毎に、抵抗
２，５の抵抗値を適宜変更して分圧出力Ｖｄを調整しな
いと、電源電圧Ｖｃｃが動作可能下限電圧を上回る前
に、分圧出力Ｖｄが基準電圧Ｖｒｅｆを上回って、マイ
クロコンピュータのリセットが解除され、マイクロコン
ピュータが正常に動作できない電源電圧Ｖｃｃで動作を
開始する場合が生じる。
【０００９】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータのリセット装置は以上のように構成されているの
で、電源の立ち上がりが遅いと、マイクロコンピュータ
がリセットされずに動作を開始してしまう場合があり、
その場合には、マイクロコンピュータの正常な動作が期
待できなくなる課題があった。なお、図８に示すよう
に、比較回路７を設けたリセット装置の場合、電源の立
ち上がりが遅い場合でも、マイクロコンピュータを確実
にリセットしてから動作を開始させることができるが、
マイクロコンピュータの応用回路毎に、抵抗２，５の抵
抗値を変更するなどの設計変更が生じるため、リセット
装置の製造コストが上昇するなどの課題があった。
ュータのリセット装置は以上のように構成されているの
で、電源の立ち上がりが遅いと、マイクロコンピュータ
がリセットされずに動作を開始してしまう場合があり、
その場合には、マイクロコンピュータの正常な動作が期
待できなくなる課題があった。なお、図８に示すよう
に、比較回路７を設けたリセット装置の場合、電源の立
ち上がりが遅い場合でも、マイクロコンピュータを確実
にリセットしてから動作を開始させることができるが、
マイクロコンピュータの応用回路毎に、抵抗２，５の抵
抗値を変更するなどの設計変更が生じるため、リセット
装置の製造コストが上昇するなどの課題があった。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、マイクロコンピュータの応用回路
毎に設計変更することなく、マイクロコンピュータを確
実にリセットしてから動作を開始させることができるマ
イクロコンピュータのリセット装置を得ることを目的と
する。
めになされたもので、マイクロコンピュータの応用回路
毎に設計変更することなく、マイクロコンピュータを確
実にリセットしてから動作を開始させることができるマ
イクロコンピュータのリセット装置を得ることを目的と
する。
【００１１】
【課題を解決するための手段】この発明に係るマイクロ
コンピュータのリセット装置は、調整手段により調整さ
れた第２の分圧電圧と基準電圧を比較し、その第２の分
圧電圧が基準電圧を上回ると、マイクロコンピュータの
クロック源を内部クロックから外部クロックに切り替え
るようにしたものである。
コンピュータのリセット装置は、調整手段により調整さ
れた第２の分圧電圧と基準電圧を比較し、その第２の分
圧電圧が基準電圧を上回ると、マイクロコンピュータの
クロック源を内部クロックから外部クロックに切り替え
るようにしたものである。
【００１２】この発明に係るマイクロコンピュータのリ
セット装置は、切替手段がマイクロコンピュータのクロ
ック源を内部クロックから外部クロックに切り替える
と、初期化手段のリセット動作を無効にして、調整手段
により調整された第２の分圧電圧が基準電圧を下回ると
きマイクロコンピュータをリセットするようにしたもの
である。
セット装置は、切替手段がマイクロコンピュータのクロ
ック源を内部クロックから外部クロックに切り替える
と、初期化手段のリセット動作を無効にして、調整手段
により調整された第２の分圧電圧が基準電圧を下回ると
きマイクロコンピュータをリセットするようにしたもの
である。
【００１３】この発明に係るマイクロコンピュータのリ
セット装置は、第２の分圧電圧が基準電圧を上回ると、
マイクロコンピュータのリセットを解除するようにした
ものである。
セット装置は、第２の分圧電圧が基準電圧を上回ると、
マイクロコンピュータのリセットを解除するようにした
ものである。
【００１４】この発明に係るマイクロコンピュータのリ
セット装置は、計数手段のカウント値が設定値に到達す
るまでに要する時間を計測して、その時間からクロック
切替時間を計算し、そのクロック切替時間になるとマイ
クロコンピュータのクロック源を内部クロックから外部
クロックに切り替えるようにしたものである。
セット装置は、計数手段のカウント値が設定値に到達す
るまでに要する時間を計測して、その時間からクロック
切替時間を計算し、そのクロック切替時間になるとマイ
クロコンピュータのクロック源を内部クロックから外部
クロックに切り替えるようにしたものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータのリセット装置を示す構成図であ
り、図において、１１は基準電圧Ｖｒｅｆを発生する定
電圧発生回路（初期化手段）、１２は電源電圧Ｖｃｃに
比例する分圧出力Ｖｄ１（第１の分圧電圧）が基準電圧
Ｖｒｅｆより低い場合、ＲＥＳＥＴ信号を有意にしてＣ
ＰＵ２９をリセットする一方、分圧出力Ｖｄ１が基準電
圧Ｖｒｅｆより高い場合、ＲＥＳＥＴ信号を無意にして
ＣＰＵ２９のリセットを解除するリセット回路（初期化
手段）、１３は電源電圧Ｖｃｃを出力する電源、１４は
一端が電源１３に接続された抵抗、１５は一端が抵抗１
４に接続され、他端がグランド１６に接続された抵抗、
１６はグランド、１７は定電圧発生回路１１が出力する
基準電圧Ｖｒｅｆと分圧出力Ｖｄ１を比較し、その分圧
出力Ｖｄ１が基準電圧Ｖｒｅｆより小さい期間に限り、
ＲＥＳＥＴ信号を有意にする比較器である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータのリセット装置を示す構成図であ
り、図において、１１は基準電圧Ｖｒｅｆを発生する定
電圧発生回路（初期化手段）、１２は電源電圧Ｖｃｃに
比例する分圧出力Ｖｄ１（第１の分圧電圧）が基準電圧
Ｖｒｅｆより低い場合、ＲＥＳＥＴ信号を有意にしてＣ
ＰＵ２９をリセットする一方、分圧出力Ｖｄ１が基準電
圧Ｖｒｅｆより高い場合、ＲＥＳＥＴ信号を無意にして
ＣＰＵ２９のリセットを解除するリセット回路（初期化
手段）、１３は電源電圧Ｖｃｃを出力する電源、１４は
一端が電源１３に接続された抵抗、１５は一端が抵抗１
４に接続され、他端がグランド１６に接続された抵抗、
１６はグランド、１７は定電圧発生回路１１が出力する
基準電圧Ｖｒｅｆと分圧出力Ｖｄ１を比較し、その分圧
出力Ｖｄ１が基準電圧Ｖｒｅｆより小さい期間に限り、
ＲＥＳＥＴ信号を有意にする比較器である。
【００１６】１８は定電圧発生回路１１が出力する基準
電圧Ｖｒｅｆと電源電圧Ｖｃｃに比例する分圧出力Ｖｄ
２（第２の分圧電圧）を比較し、その比較結果ＰｒｅＲ
Ｃを出力する電圧検出回路（切替手段）、１９は電源電
圧Ｖｃｃを出力する電源、２０はＲＣレジスタ３０の格
納値に応じた抵抗値に調整される可変抵抗（調整手
段）、２１は可変抵抗２０と直列に接続される抵抗、２
２はグランド、２３は定電圧発生回路１１が出力する基
準電圧Ｖｒｅｆと分圧出力Ｖｄ２を比較し、その比較結
果ＰｒｅＲＣを出力する比較器、２４は電圧検出回路１
８が出力する比較結果ＰｒｅＲＣを格納するＲＣフラグ
である。
電圧Ｖｒｅｆと電源電圧Ｖｃｃに比例する分圧出力Ｖｄ
２（第２の分圧電圧）を比較し、その比較結果ＰｒｅＲ
Ｃを出力する電圧検出回路（切替手段）、１９は電源電
圧Ｖｃｃを出力する電源、２０はＲＣレジスタ３０の格
納値に応じた抵抗値に調整される可変抵抗（調整手
段）、２１は可変抵抗２０と直列に接続される抵抗、２
２はグランド、２３は定電圧発生回路１１が出力する基
準電圧Ｖｒｅｆと分圧出力Ｖｄ２を比較し、その比較結
果ＰｒｅＲＣを出力する比較器、２４は電圧検出回路１
８が出力する比較結果ＰｒｅＲＣを格納するＲＣフラグ
である。
【００１７】２５は内部クロックを発振するリングオシ
レータ、２６はマイクロコンピュータの応用回路が要求
する動作周波数の外部クロックを入力するクロック入力
端子、２７はセレクタ２８のポジションを制御する選択
情報を格納するクロック源切替レジスタ、２８はクロッ
ク源切替レジスタ２７の格納値にしたがって内部クロッ
ク又は外部クロックの何れか一方をＣＰＵ２９に出力す
るセレクタ（切替手段）、２９はマイクロコンピュータ
の動作周波数に応じた分圧出力Ｖｄ２を生成するため、
ＲＣレジスタ３０の格納値を調整する一方、ＲＣフラグ
２４により格納された比較結果ＰｒｅＲＣが基準電圧Ｖ
ｒｅｆより分圧出力Ｖｄ２が高い旨を示すと、クロック
源を内部クロックから外部クロックに切り替えるためク
ロック源切替レジスタ２７の格納値を変更するＣＰＵ
（調整手段、切替手段）、３０は可変抵抗２０の抵抗値
に対応するデータを格納するＲＣレジスタである。
レータ、２６はマイクロコンピュータの応用回路が要求
する動作周波数の外部クロックを入力するクロック入力
端子、２７はセレクタ２８のポジションを制御する選択
情報を格納するクロック源切替レジスタ、２８はクロッ
ク源切替レジスタ２７の格納値にしたがって内部クロッ
ク又は外部クロックの何れか一方をＣＰＵ２９に出力す
るセレクタ（切替手段）、２９はマイクロコンピュータ
の動作周波数に応じた分圧出力Ｖｄ２を生成するため、
ＲＣレジスタ３０の格納値を調整する一方、ＲＣフラグ
２４により格納された比較結果ＰｒｅＲＣが基準電圧Ｖ
ｒｅｆより分圧出力Ｖｄ２が高い旨を示すと、クロック
源を内部クロックから外部クロックに切り替えるためク
ロック源切替レジスタ２７の格納値を変更するＣＰＵ
（調整手段、切替手段）、３０は可変抵抗２０の抵抗値
に対応するデータを格納するＲＣレジスタである。
【００１８】次に動作について説明する。まず、電源立
ち上げ時においては、セレクタ２８がリングオシレータ
２５の出力である内部クロックをＣＰＵ２９に供給する
ので、電源電圧Ｖｃｃが内部クロックで動作可能な下限
電圧を超えてから、ＣＰＵ２９のリセットを解除する必
要がある。
ち上げ時においては、セレクタ２８がリングオシレータ
２５の出力である内部クロックをＣＰＵ２９に供給する
ので、電源電圧Ｖｃｃが内部クロックで動作可能な下限
電圧を超えてから、ＣＰＵ２９のリセットを解除する必
要がある。
【００１９】そこで、電源立ち上げ時においては、定電
圧発生回路１１が基準電圧Ｖｒｅｆを出力すると、リセ
ット回路１２が、図２（ａ）に示すように、電源電圧Ｖ
ｃｃに比例する分圧出力Ｖｄ１と基準電圧Ｖｒｅｆを比
較し、その分圧出力Ｖｄ１が基準電圧Ｖｒｅｆより低い
期間中は、ＲＥＳＥＴ信号を有意にしてＣＰＵ２９をリ
セットするが、その分圧出力Ｖｄ１が基準電圧Ｖｒｅｆ
を上回ると（時刻Ｔ１の時点で上回る）、ＲＥＳＥＴ信
号を無意にしてＣＰＵ２９のリセットを解除する。
圧発生回路１１が基準電圧Ｖｒｅｆを出力すると、リセ
ット回路１２が、図２（ａ）に示すように、電源電圧Ｖ
ｃｃに比例する分圧出力Ｖｄ１と基準電圧Ｖｒｅｆを比
較し、その分圧出力Ｖｄ１が基準電圧Ｖｒｅｆより低い
期間中は、ＲＥＳＥＴ信号を有意にしてＣＰＵ２９をリ
セットするが、その分圧出力Ｖｄ１が基準電圧Ｖｒｅｆ
を上回ると（時刻Ｔ１の時点で上回る）、ＲＥＳＥＴ信
号を無意にしてＣＰＵ２９のリセットを解除する。
【００２０】なお、電源立ち上げ時においては、常に、
内部クロックをＣＰＵ２９に供給するので、マイクロコ
ンピュータの応用回路が変更されても、図８の従来例の
ように、リセット回路１２を構成する抵抗１４，１５の
抵抗値を変更する必要性は存在しない。
内部クロックをＣＰＵ２９に供給するので、マイクロコ
ンピュータの応用回路が変更されても、図８の従来例の
ように、リセット回路１２を構成する抵抗１４，１５の
抵抗値を変更する必要性は存在しない。
【００２１】このようにして、ＣＰＵ２９のリセットが
解除されると、ＣＰＵ２９は、クロック源を外部クロッ
クに切り替えるため、ＲＣレジスタ３０の格納値を操作
して、電圧検出回路１８の可変抵抗２０の抵抗値を調整
する。即ち、電源電圧Ｖｃｃが外部クロックで動作可能
な下限電圧を確実に超えてから、外部クロックに切り替
えることができるようにするため、可変抵抗２０の抵抗
値を調整して、基準電圧Ｖｒｅｆの比較対象である分圧
出力Ｖｄ２を調整する（分圧出力Ｖｄ２の決定方法は特
に限定しないが、通常、外部クロックの周波数や電源電
圧Ｖｃｃが決定されれば、相対的に決定される）。
解除されると、ＣＰＵ２９は、クロック源を外部クロッ
クに切り替えるため、ＲＣレジスタ３０の格納値を操作
して、電圧検出回路１８の可変抵抗２０の抵抗値を調整
する。即ち、電源電圧Ｖｃｃが外部クロックで動作可能
な下限電圧を確実に超えてから、外部クロックに切り替
えることができるようにするため、可変抵抗２０の抵抗
値を調整して、基準電圧Ｖｒｅｆの比較対象である分圧
出力Ｖｄ２を調整する（分圧出力Ｖｄ２の決定方法は特
に限定しないが、通常、外部クロックの周波数や電源電
圧Ｖｃｃが決定されれば、相対的に決定される）。
【００２２】そして、電圧検出回路１８は、ＣＰＵ２９
がＲＣレジスタ３０の格納値を操作して可変抵抗２０の
抵抗値を調整すると、定電圧発生回路１１が出力する基
準電圧Ｖｒｅｆと分圧出力Ｖｄ２を比較し、その比較結
果ＰｒｅＲＣをＲＣフラグ２４に格納する。
がＲＣレジスタ３０の格納値を操作して可変抵抗２０の
抵抗値を調整すると、定電圧発生回路１１が出力する基
準電圧Ｖｒｅｆと分圧出力Ｖｄ２を比較し、その比較結
果ＰｒｅＲＣをＲＣフラグ２４に格納する。
【００２３】そして、ＣＰＵ２９は、ＲＣフラグ２４に
格納されている比較結果ＰｒｅＲＣを参照し、分圧出力
Ｖｄ２が基準電圧Ｖｒｅｆより低い場合には、内部クロ
ックの供給を継続するが、図２（ｂ）に示すように、そ
の分圧出力Ｖｄ２が基準電圧Ｖｒｅｆより高くなると
（時刻Ｔ３の時点で高くなる）、電源電圧Ｖｃｃは既に
外部クロックで動作可能な下限電圧を超えているので
（時刻Ｔ３より前の時刻Ｔ２の時点で動作可能下限電圧
を超えている）、セレクタ２８のポジションを外部クロ
ックを入力するポジションに変更する選択情報をクロッ
ク源切替レジスタ２７に格納する。
格納されている比較結果ＰｒｅＲＣを参照し、分圧出力
Ｖｄ２が基準電圧Ｖｒｅｆより低い場合には、内部クロ
ックの供給を継続するが、図２（ｂ）に示すように、そ
の分圧出力Ｖｄ２が基準電圧Ｖｒｅｆより高くなると
（時刻Ｔ３の時点で高くなる）、電源電圧Ｖｃｃは既に
外部クロックで動作可能な下限電圧を超えているので
（時刻Ｔ３より前の時刻Ｔ２の時点で動作可能下限電圧
を超えている）、セレクタ２８のポジションを外部クロ
ックを入力するポジションに変更する選択情報をクロッ
ク源切替レジスタ２７に格納する。
【００２４】これにより、ＣＰＵ２９のクロック源が内
部クロックから外部クロックに切り替えられて、以降、
ＣＰＵ２９は外部クロックの供給を受けて動作すること
になる。
部クロックから外部クロックに切り替えられて、以降、
ＣＰＵ２９は外部クロックの供給を受けて動作すること
になる。
【００２５】以上で明らかなように、この実施の形態１
によれば、ＣＰＵ２９に対するリセットが解除された
後、ＣＰＵ２９により調整された分圧出力Ｖｄ２と基準
電圧Ｖｒｅｆを比較し、その分圧出力Ｖｄ２が基準電圧
Ｖｒｅｆを上回ると、クロック源を内部クロックから外
部クロックに切り替えるように構成したので、マイクロ
コンピュータの応用回路毎に設計変更することなく、Ｃ
ＰＵ２９を確実にリセットしてから動作を開始させるこ
とができる効果を奏する。
によれば、ＣＰＵ２９に対するリセットが解除された
後、ＣＰＵ２９により調整された分圧出力Ｖｄ２と基準
電圧Ｖｒｅｆを比較し、その分圧出力Ｖｄ２が基準電圧
Ｖｒｅｆを上回ると、クロック源を内部クロックから外
部クロックに切り替えるように構成したので、マイクロ
コンピュータの応用回路毎に設計変更することなく、Ｃ
ＰＵ２９を確実にリセットしてから動作を開始させるこ
とができる効果を奏する。
【００２６】実施の形態２．図３はこの発明の実施の形
態２によるマイクロコンピュータのリセット装置を示す
構成図であり、図において、図１と同一符号は同一又は
相当部分を示すので説明を省略する。３１はＣＰＵ２９
と同様の機能を実現する他に、クロック源が内部クロッ
クから外部クロックに切り替わると、セレクタ３３の入
力先をリセット回路１２から電圧検出回路１８に切り替
えるＣＰＵ（調整手段、切替手段、リセット手段）、３
２はセレクタ３３のポジションを制御する選択情報を格
納する電圧検出有効レジスタ、３３は電圧検出有効レジ
スタ３２の格納値にしたがってリセット回路１２が出力
するＲＥＳＥＴ信号又は電圧検出回路１８が出力する比
較結果ＰｒｅＲＣの何れか一方を出力するセレクタ（リ
セット手段）である。
態２によるマイクロコンピュータのリセット装置を示す
構成図であり、図において、図１と同一符号は同一又は
相当部分を示すので説明を省略する。３１はＣＰＵ２９
と同様の機能を実現する他に、クロック源が内部クロッ
クから外部クロックに切り替わると、セレクタ３３の入
力先をリセット回路１２から電圧検出回路１８に切り替
えるＣＰＵ（調整手段、切替手段、リセット手段）、３
２はセレクタ３３のポジションを制御する選択情報を格
納する電圧検出有効レジスタ、３３は電圧検出有効レジ
スタ３２の格納値にしたがってリセット回路１２が出力
するＲＥＳＥＴ信号又は電圧検出回路１８が出力する比
較結果ＰｒｅＲＣの何れか一方を出力するセレクタ（リ
セット手段）である。
【００２７】次に動作について説明する。上記実施の形
態１では、電源立ち上げ時において、分圧出力Ｖｄ１が
基準電圧Ｖｒｅｆより低い期間中、ＲＥＳＥＴ信号を有
意にしてＣＰＵをリセットするものについて示したが、
ＣＰＵ３１に対するリセットが解除されて、クロック源
が内部クロックから外部クロックに切り替えられた後
は、リセット回路１２のリセット動作を無効にして、電
圧検出回路１８が出力する比較結果ＰｒｅＲＣに応じて
ＣＰＵ３１をリセットするようにしてもよい。
態１では、電源立ち上げ時において、分圧出力Ｖｄ１が
基準電圧Ｖｒｅｆより低い期間中、ＲＥＳＥＴ信号を有
意にしてＣＰＵをリセットするものについて示したが、
ＣＰＵ３１に対するリセットが解除されて、クロック源
が内部クロックから外部クロックに切り替えられた後
は、リセット回路１２のリセット動作を無効にして、電
圧検出回路１８が出力する比較結果ＰｒｅＲＣに応じて
ＣＰＵ３１をリセットするようにしてもよい。
【００２８】即ち、クロック源が内部クロックから外部
クロックに切り替えられると、ＣＰＵ３１は外部クロッ
クの供給を受けて動作しているので、電源電圧Ｖｃｃが
外部クロックで動作可能な下限電圧を超えている場合に
限り、正常な動作が保証される。
クロックに切り替えられると、ＣＰＵ３１は外部クロッ
クの供給を受けて動作しているので、電源電圧Ｖｃｃが
外部クロックで動作可能な下限電圧を超えている場合に
限り、正常な動作が保証される。
【００２９】したがって、電源電圧Ｖｃｃが外部クロッ
クで動作可能な下限電圧を下回っている可能性がある場
合には、ＣＰＵ３１をリセットするため、ＣＰＵ３１が
電圧検出有効レジスタ３２の格納値を操作して、セレク
タ３３の入力先をリセット回路１２から電圧検出回路１
８に切り替える処理を実行する。
クで動作可能な下限電圧を下回っている可能性がある場
合には、ＣＰＵ３１をリセットするため、ＣＰＵ３１が
電圧検出有効レジスタ３２の格納値を操作して、セレク
タ３３の入力先をリセット回路１２から電圧検出回路１
８に切り替える処理を実行する。
【００３０】これにより、以後、セレクタ３３から電圧
検出回路１８の比較結果ＰｒｅＲＣが出力されることに
なるが、その比較結果ＰｒｅＲＣが、分圧出力Ｖｄ２が
基準電圧Ｖｒｅｆより小さい旨を示す場合に限りリセッ
ト信号として扱われ、その場合にはＣＰＵ３１のリセッ
トが実行される。その後、その比較結果ＰｒｅＲＣが、
分圧出力Ｖｄ２が基準電圧Ｖｒｅｆより大きい旨を示す
と、ＣＰＵ３１に対するリセットが解除され、正常な動
作が開始される。
検出回路１８の比較結果ＰｒｅＲＣが出力されることに
なるが、その比較結果ＰｒｅＲＣが、分圧出力Ｖｄ２が
基準電圧Ｖｒｅｆより小さい旨を示す場合に限りリセッ
ト信号として扱われ、その場合にはＣＰＵ３１のリセッ
トが実行される。その後、その比較結果ＰｒｅＲＣが、
分圧出力Ｖｄ２が基準電圧Ｖｒｅｆより大きい旨を示す
と、ＣＰＵ３１に対するリセットが解除され、正常な動
作が開始される。
【００３１】以上で明らかなように、この実施の形態２
によれば、ＣＰＵ３１のクロック源を内部クロックから
外部クロックに切り替えると、リセット回路１２のリセ
ット動作を無効にして、分圧出力Ｖｄ２が基準電圧Ｖｒ
ｅｆを下回るときＣＰＵ３１をリセットするように構成
したので、外部クロックの供給を受けて動作していて
も、電源電圧Ｖｃｃ低下時のＣＰＵ３１の暴走を防止す
ることができる効果を奏する。
によれば、ＣＰＵ３１のクロック源を内部クロックから
外部クロックに切り替えると、リセット回路１２のリセ
ット動作を無効にして、分圧出力Ｖｄ２が基準電圧Ｖｒ
ｅｆを下回るときＣＰＵ３１をリセットするように構成
したので、外部クロックの供給を受けて動作していて
も、電源電圧Ｖｃｃ低下時のＣＰＵ３１の暴走を防止す
ることができる効果を奏する。
【００３２】実施の形態３．図４はこの発明の実施の形
態３によるマイクロコンピュータのリセット装置を示す
構成図であり、図において、図１と同一符号は同一又は
相当部分を示すので説明を省略する。３４は電圧検出回
路１８の分圧出力Ｖｄ２がリセット回路１２の分圧出力
Ｖｄ１より小さい電圧値になるように抵抗値が決められ
た抵抗、３５はリセット回路１２がＨレベルのＲＥＳＥ
Ｔ信号（ＣＰＵ３７に対するリセットを解除している状
態）を出力し、かつ、電圧検出回路１８の比較結果Ｐｒ
ｅＲＣがＬレベル（分圧出力Ｖｄ２が基準電圧Ｖｒｅｆ
より低い場合）の期間中に限り、タイマ３６を起動する
論理回路（計測手段）、３６はカウント処理を実行する
タイマ（計測手段）、３７はタイマ３６のカウント値が
設定値に到達するまでに要する時間ｔを計測して、その
時間ｔからクロック切替時間αｔを計算し、そのクロッ
ク切替時間αｔになるとクロック源切替レジスタ２７の
格納値を操作して、クロック源を内部クロックから外部
クロックに切り替えるＣＰＵ（調整手段、切替手段）で
ある。
態３によるマイクロコンピュータのリセット装置を示す
構成図であり、図において、図１と同一符号は同一又は
相当部分を示すので説明を省略する。３４は電圧検出回
路１８の分圧出力Ｖｄ２がリセット回路１２の分圧出力
Ｖｄ１より小さい電圧値になるように抵抗値が決められ
た抵抗、３５はリセット回路１２がＨレベルのＲＥＳＥ
Ｔ信号（ＣＰＵ３７に対するリセットを解除している状
態）を出力し、かつ、電圧検出回路１８の比較結果Ｐｒ
ｅＲＣがＬレベル（分圧出力Ｖｄ２が基準電圧Ｖｒｅｆ
より低い場合）の期間中に限り、タイマ３６を起動する
論理回路（計測手段）、３６はカウント処理を実行する
タイマ（計測手段）、３７はタイマ３６のカウント値が
設定値に到達するまでに要する時間ｔを計測して、その
時間ｔからクロック切替時間αｔを計算し、そのクロッ
ク切替時間αｔになるとクロック源切替レジスタ２７の
格納値を操作して、クロック源を内部クロックから外部
クロックに切り替えるＣＰＵ（調整手段、切替手段）で
ある。
【００３３】次に動作について説明する。上記実施の形
態１では、電圧検出回路１８から分圧出力Ｖｄ２が基準
電圧Ｖｒｅｆより上回った旨を示す比較結果ＰｒｅＲＣ
が出力されると、クロック源を内部クロックから外部ク
ロックに切り替えるものについて示したが、次のように
して、クロック源を切り替えてもよい。
態１では、電圧検出回路１８から分圧出力Ｖｄ２が基準
電圧Ｖｒｅｆより上回った旨を示す比較結果ＰｒｅＲＣ
が出力されると、クロック源を内部クロックから外部ク
ロックに切り替えるものについて示したが、次のように
して、クロック源を切り替えてもよい。
【００３４】即ち、リセット回路１２がＣＰＵ３７に対
するリセットを解除した後、分圧出力Ｖｄ２が基準電圧
Ｖｒｅｆより低い期間中に限りタイマ３６を起動して、
タイマ３６のカウント値が設定値に到達するまでに要す
る時間ｔを計測する。そして、ＣＰＵ３７は、カウント
値が設定値に到達するまでに要する時間ｔを計測する
と、その時間ｔに係数α（αは、内部クロックから外部
クロックに切り替える際の待ち時間を調整する係数）を
乗算して、クロック切替時間αｔを計算する。
するリセットを解除した後、分圧出力Ｖｄ２が基準電圧
Ｖｒｅｆより低い期間中に限りタイマ３６を起動して、
タイマ３６のカウント値が設定値に到達するまでに要す
る時間ｔを計測する。そして、ＣＰＵ３７は、カウント
値が設定値に到達するまでに要する時間ｔを計測する
と、その時間ｔに係数α（αは、内部クロックから外部
クロックに切り替える際の待ち時間を調整する係数）を
乗算して、クロック切替時間αｔを計算する。
【００３５】そして、ＣＰＵ３７は、現在時刻がクロッ
ク切替時間αｔになると、クロック源切替レジスタ２７
の格納値を操作して、クロック源を内部クロックから外
部クロックに切り替える処理を実行する。これにより、
クロック源が内部クロックから外部クロックに切り替え
られ、上記実施の形態１と同様の効果を奏することがで
きる。
ク切替時間αｔになると、クロック源切替レジスタ２７
の格納値を操作して、クロック源を内部クロックから外
部クロックに切り替える処理を実行する。これにより、
クロック源が内部クロックから外部クロックに切り替え
られ、上記実施の形態１と同様の効果を奏することがで
きる。
【００３６】
【発明の効果】以上のように、この発明によれば、調整
手段により調整された第２の分圧電圧と基準電圧を比較
し、その第２の分圧電圧が基準電圧を上回ると、マイク
ロコンピュータのクロック源を内部クロックから外部ク
ロックに切り替えるように構成したので、マイクロコン
ピュータの応用回路毎に設計変更することなく、マイク
ロコンピュータを確実にリセットしてから動作を開始さ
せることができる効果がある。
手段により調整された第２の分圧電圧と基準電圧を比較
し、その第２の分圧電圧が基準電圧を上回ると、マイク
ロコンピュータのクロック源を内部クロックから外部ク
ロックに切り替えるように構成したので、マイクロコン
ピュータの応用回路毎に設計変更することなく、マイク
ロコンピュータを確実にリセットしてから動作を開始さ
せることができる効果がある。
【００３７】この発明によれば、切替手段がマイクロコ
ンピュータのクロック源を内部クロックから外部クロッ
クに切り替えると、初期化手段のリセット動作を無効に
して、調整手段により調整された第２の分圧電圧が基準
電圧を下回るときマイクロコンピュータをリセットする
ように構成したので、外部クロックの供給を受けて動作
していても、電源電圧低下時のマイクロコンピュータの
暴走を防止することができる効果がある。
ンピュータのクロック源を内部クロックから外部クロッ
クに切り替えると、初期化手段のリセット動作を無効に
して、調整手段により調整された第２の分圧電圧が基準
電圧を下回るときマイクロコンピュータをリセットする
ように構成したので、外部クロックの供給を受けて動作
していても、電源電圧低下時のマイクロコンピュータの
暴走を防止することができる効果がある。
【００３８】この発明によれば、第２の分圧電圧が基準
電圧を上回ると、マイクロコンピュータのリセットを解
除するように構成したので、マイクロコンピュータの動
作を再開させることができる効果がある。
電圧を上回ると、マイクロコンピュータのリセットを解
除するように構成したので、マイクロコンピュータの動
作を再開させることができる効果がある。
【００３９】この発明によれば、計数手段のカウント値
が設定値に到達するまでに要する時間を計測して、その
時間からクロック切替時間を計算し、そのクロック切替
時間になるとマイクロコンピュータのクロック源を内部
クロックから外部クロックに切り替えるように構成した
ので、マイクロコンピュータの応用回路毎に設計変更す
ることなく、マイクロコンピュータを確実にリセットし
てから動作を開始させることができる効果がある。
が設定値に到達するまでに要する時間を計測して、その
時間からクロック切替時間を計算し、そのクロック切替
時間になるとマイクロコンピュータのクロック源を内部
クロックから外部クロックに切り替えるように構成した
ので、マイクロコンピュータの応用回路毎に設計変更す
ることなく、マイクロコンピュータを確実にリセットし
てから動作を開始させることができる効果がある。
【図１】 この発明の実施の形態１によるマイクロコン
ピュータのリセット装置を示す構成図である。
ピュータのリセット装置を示す構成図である。
【図２】 各種信号の変化を示すタイムチャートであ
る。
る。
【図３】 この発明の実施の形態２によるマイクロコン
ピュータのリセット装置を示す構成図である。
ピュータのリセット装置を示す構成図である。
【図４】 この発明の実施の形態３によるマイクロコン
ピュータのリセット装置を示す構成図である。
ピュータのリセット装置を示す構成図である。
【図５】 従来のマイクロコンピュータのリセット装置
を示す構成図である。
を示す構成図である。
【図６】 各種信号の変化を示すタイムチャートであ
る。
る。
【図７】 各種信号の変化を示すタイムチャートであ
る。
る。
【図８】 従来のマイクロコンピュータのリセット装置
を示す構成図である。
を示す構成図である。
【図９】 各種信号の変化を示すタイムチャートであ
る。
る。
１１ 定電圧発生回路（初期化手段）、１２ リセット
回路（初期化手段）、１８ 電圧検出回路（切替手
段）、２０ 可変抵抗（調整手段）、２８ セレクタ
（切替手段）、２９，３７ ＣＰＵ（調整手段、切替手
段）、３１ ＣＰＵ（調整手段、切替手段、リセット手
段）、３３ セレクタ（リセット手段）、３５論理回路
（計数手段）、３６ タイマ（計数手段）。
回路（初期化手段）、１８ 電圧検出回路（切替手
段）、２０ 可変抵抗（調整手段）、２８ セレクタ
（切替手段）、２９，３７ ＣＰＵ（調整手段、切替手
段）、３１ ＣＰＵ（調整手段、切替手段、リセット手
段）、３３ セレクタ（リセット手段）、３５論理回路
（計数手段）、３６ タイマ（計数手段）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B054 AA01 BB01 CC01 DD25 5B062 DD06 HH01 HH08 5B079 BA02 BB04 BC05 DD02
Claims (4)
- 【請求項１】 電源電圧に比例する第１の分圧電圧が基
準電圧より低い場合、マイクロコンピュータをリセット
する一方、その第１の分圧電圧が基準電圧より高い場
合、そのマイクロコンピュータのリセットを解除する初
期化手段と、その電源電圧に比例する第２の分圧電圧を
上記マイクロコンピュータの動作周波数に応じて調整す
る調整手段と、上記調整手段により調整された第２の分
圧電圧と当該基準電圧を比較し、その第２の分圧電圧が
基準電圧を上回ると、上記マイクロコンピュータのクロ
ック源を内部クロックから外部クロックに切り替える切
替手段とを備えたマイクロコンピュータのリセット装
置。 - 【請求項２】 切替手段がマイクロコンピュータのクロ
ック源を内部クロックから外部クロックに切り替える
と、初期化手段のリセット動作を無効にして、調整手段
により調整された第２の分圧電圧が基準電圧を下回ると
き上記マイクロコンピュータをリセットするリセット手
段を設けたことを特徴とする請求項１記載のマイクロコ
ンピュータのリセット装置。 - 【請求項３】 リセット手段は、第２の分圧電圧が基準
電圧を上回ると、マイクロコンピュータのリセットを解
除することを特徴とする請求項２記載のマイクロコンピ
ュータのリセット装置。 - 【請求項４】 電源電圧に比例する第１の分圧電圧が基
準電圧より低い場合、マイクロコンピュータをリセット
する一方、その第１の分圧電圧が基準電圧より高い場
合、そのマイクロコンピュータのリセットを解除する初
期化手段と、その電源電圧に比例する第２の分圧電圧を
上記マイクロコンピュータの動作周波数に応じて調整す
る調整手段と、上記初期化手段がマイクロコンピュータ
のリセットを解除すると、上記調整手段により調整され
た第２の分圧電圧が当該基準電圧を上回るまでカウント
処理を実行する計数手段と、上記計数手段のカウント値
が設定値に到達するまでに要する時間を計測して、その
時間からクロック切替時間を計算し、そのクロック切替
時間になると上記マイクロコンピュータのクロック源を
内部クロックから外部クロックに切り替える切替手段と
を備えたマイクロコンピュータのリセット装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235399A JP2000207381A (ja) | 1999-01-20 | 1999-01-20 | マイクロコンピュ―タのリセット装置 |
| US09/330,176 US6370643B1 (en) | 1999-01-20 | 1999-06-11 | Microcomputer reset device for positively resetting microcomputer before starting operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235399A JP2000207381A (ja) | 1999-01-20 | 1999-01-20 | マイクロコンピュ―タのリセット装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000207381A true JP2000207381A (ja) | 2000-07-28 |
Family
ID=11802929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235399A Pending JP2000207381A (ja) | 1999-01-20 | 1999-01-20 | マイクロコンピュ―タのリセット装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6370643B1 (ja) |
| JP (1) | JP2000207381A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960932B2 (en) | 2002-11-06 | 2005-11-01 | Samsung Electronics Co., Ltd. | Apparatus and method to correct a reference voltage |
| JP2007114989A (ja) * | 2005-10-20 | 2007-05-10 | Ricoh Co Ltd | 半導体装置 |
| JP2008005000A (ja) * | 2006-06-20 | 2008-01-10 | Sanyo Electric Co Ltd | 低電圧検知リセット回路 |
| JP2011179861A (ja) * | 2010-02-26 | 2011-09-15 | Renesas Electronics Corp | 電圧検出回路 |
| JP2020014163A (ja) * | 2018-07-20 | 2020-01-23 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2788145B1 (fr) * | 1999-01-05 | 2001-08-17 | St Microelectronics Sa | Procede d'initialisation d'un microcontroleur |
| JP2003108381A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Corp | 計算機システム |
| US20030131275A1 (en) * | 2002-01-09 | 2003-07-10 | Jong-Hong Bae | Microcontroller and system having a clock generator |
| US20060161786A1 (en) * | 2005-01-20 | 2006-07-20 | Shrisha Rao | Data and system security with failwords |
| US20100169634A1 (en) * | 2008-12-31 | 2010-07-01 | Jacob Pan | System and method for self-clocking os kernel boot |
| TWI521534B (zh) * | 2013-10-09 | 2016-02-11 | 新唐科技股份有限公司 | 積體電路及其運作方法 |
| JP2017143448A (ja) * | 2016-02-11 | 2017-08-17 | アルパイン株式会社 | リセット信号発生回路 |
| US10642336B2 (en) * | 2016-07-12 | 2020-05-05 | Advanced Micro Devices, Inc. | Clock adjustment for voltage droop |
| US10303200B2 (en) | 2017-02-24 | 2019-05-28 | Advanced Micro Devices, Inc. | Clock divider device and methods thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3836854A (en) * | 1973-07-02 | 1974-09-17 | Lorain Prod Corp | Alarm circuit for monitoring the amplitude of a-c voltages |
| JPH05189090A (ja) | 1992-01-09 | 1993-07-30 | Sony Corp | リセット信号発生回路 |
| JPH0832425A (ja) * | 1994-07-18 | 1996-02-02 | Fujitsu Ltd | データ読み取りタイミング可変回路 |
| JP2697639B2 (ja) * | 1994-11-04 | 1998-01-14 | 日本電気株式会社 | 光変調装置 |
| US5596532A (en) * | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
| JP3986578B2 (ja) * | 1996-01-17 | 2007-10-03 | 三菱電機株式会社 | 同期型半導体記憶装置 |
| JP2000032744A (ja) * | 1998-07-08 | 2000-01-28 | Toyota Autom Loom Works Ltd | Ｄｃ／ｄｃコンバータおよびその制御方法 |
| JP3398637B2 (ja) * | 1999-01-27 | 2003-04-21 | 神達電脳股▲分▼有限公司 | 電源切換え装置 |
| US6195271B1 (en) * | 1999-04-21 | 2001-02-27 | International Business Machines Corporation | AC adaptor with power consumption reduction in unused state |
-
1999
- 1999-01-20 JP JP1235399A patent/JP2000207381A/ja active Pending
- 1999-06-11 US US09/330,176 patent/US6370643B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960932B2 (en) | 2002-11-06 | 2005-11-01 | Samsung Electronics Co., Ltd. | Apparatus and method to correct a reference voltage |
| JP2007114989A (ja) * | 2005-10-20 | 2007-05-10 | Ricoh Co Ltd | 半導体装置 |
| JP2008005000A (ja) * | 2006-06-20 | 2008-01-10 | Sanyo Electric Co Ltd | 低電圧検知リセット回路 |
| JP2011179861A (ja) * | 2010-02-26 | 2011-09-15 | Renesas Electronics Corp | 電圧検出回路 |
| JP2020014163A (ja) * | 2018-07-20 | 2020-01-23 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| JP7326709B2 (ja) | 2018-07-20 | 2023-08-16 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6370643B1 (en) | 2002-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000207381A (ja) | マイクロコンピュ―タのリセット装置 | |
| US8055923B2 (en) | Electronic control unit and signal monitoring circuit | |
| JP3818231B2 (ja) | 電源回路 | |
| JP5111791B2 (ja) | 低電圧検知リセット回路 | |
| US20040057324A1 (en) | Semiconductor integrated circuit having controllable internal supply voltage | |
| EP1262755A1 (en) | Temperature sensing circuit and calibration method | |
| US8264294B2 (en) | Semiconductor device having on-chip oscillator for producing clock signal | |
| US20050035796A1 (en) | Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal | |
| US20150378426A1 (en) | Semiconductor device | |
| US5255975A (en) | Low cost calibration system for frequency varying temperature sensing means for a thermostat | |
| JP2011063231A (ja) | 車両用電子制御装置 | |
| EP0619014A1 (en) | DIGITAL DAMPING CIRCUIT FOR ELECTRONIC LEVEL INDICATORS. | |
| JPH10253650A (ja) | オフセツト調整部を有するセンサを制御する方法 | |
| US6870353B2 (en) | Power supply control circuit and LSI using the same | |
| WO2004057449A2 (en) | Power supply level monitoring and reset generation | |
| JP6585977B2 (ja) | 半導体装置および発振回路の制御方法 | |
| JP2000276267A (ja) | 車両用電子制御装置 | |
| CN110850312B (zh) | 电压检测电路、半导体装置以及半导体装置的制造方法 | |
| US6911873B2 (en) | Detection circuit and method for an oscillator | |
| JP2020184837A (ja) | 信号入力回路 | |
| JP2002099357A (ja) | 半導体装置 | |
| JP3660210B2 (ja) | 安定化電源装置及びそれを備えた電子機器 | |
| JP4412141B2 (ja) | 電源起動停止制御回路 | |
| JP3224177B2 (ja) | 電源オンオフ制御回路 | |
| JP2008216376A (ja) | 定着部の温度制御装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |