JP3224177B2 - 電源オンオフ制御回路 - Google Patents
電源オンオフ制御回路Info
- Publication number
- JP3224177B2 JP3224177B2 JP08695294A JP8695294A JP3224177B2 JP 3224177 B2 JP3224177 B2 JP 3224177B2 JP 08695294 A JP08695294 A JP 08695294A JP 8695294 A JP8695294 A JP 8695294A JP 3224177 B2 JP3224177 B2 JP 3224177B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power supply
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カメラのシャッター等
のスイッチが押下された時に、電源回路をオンして所定
の動作を行い、動作終了後電源回路をオフするオンオフ
制御回路に関する。
のスイッチが押下された時に、電源回路をオンして所定
の動作を行い、動作終了後電源回路をオフするオンオフ
制御回路に関する。
【０００２】
【従来の技術】従来より、カメラ等の機器においても、
ＩＣ等の電子回路が搭載され、各動作が電子制御されて
いる。このような電子回路は、バッテリ駆動であり、電
力消費を最小限にしたいという要求がある。
ＩＣ等の電子回路が搭載され、各動作が電子制御されて
いる。このような電子回路は、バッテリ駆動であり、電
力消費を最小限にしたいという要求がある。
【０００３】そこで、通常時は、シャッターの操作、裏
蓋の開閉の操作等を検出するための回路のみを待機状態
にし、その他の回路を動作させるための電源回路はオフ
しておく。そして、何等かの操作があった場合に、電源
回路をオンし、所定の処理を行って、処理終了後に電源
回路をオフしている。
蓋の開閉の操作等を検出するための回路のみを待機状態
にし、その他の回路を動作させるための電源回路はオフ
しておく。そして、何等かの操作があった場合に、電源
回路をオンし、所定の処理を行って、処理終了後に電源
回路をオフしている。
【０００４】ここで、電源回路から電力の供給を受ける
回路には、信号検出回路、ドライバー回路、ロジック回
路等があり、例えば、シャッターが押下された場合に
は、シャッターのオンオフを検出する回路がこの操作を
検知し、電源回路がオンし、各種回路に電力の供給を開
始する。ロジック回路は、所定の初期動作を行った後、
測距用の検出回路からの信号を受け、レンズ位置を決定
して、ドライバー回路を制御して、レンズを所定位置に
移動させて合焦動作（オートフォーカス動作）を行う。
そして、シャッターを開閉し露光した後、フィルムを巻
き上げ、このような処理が終了した後、ロジック回路が
電源回路をオフする。
回路には、信号検出回路、ドライバー回路、ロジック回
路等があり、例えば、シャッターが押下された場合に
は、シャッターのオンオフを検出する回路がこの操作を
検知し、電源回路がオンし、各種回路に電力の供給を開
始する。ロジック回路は、所定の初期動作を行った後、
測距用の検出回路からの信号を受け、レンズ位置を決定
して、ドライバー回路を制御して、レンズを所定位置に
移動させて合焦動作（オートフォーカス動作）を行う。
そして、シャッターを開閉し露光した後、フィルムを巻
き上げ、このような処理が終了した後、ロジック回路が
電源回路をオフする。
【０００５】このような動作の中で、スイッチのオフ時
の動作を図３に基づいて説明する。まず、図３（ａ）に
示すように、シャッターの操作によるスイッチＳＷがオ
フされたとき、このスイッチのオフがロジック回路にお
いて認識されるが、図３（ｂ）に示すように、ロジック
回路が動作している間は、電源回路（ロジック電源）は
オンしたままである。そして、ロジック回路の動作が終
了した場合には、ロジック回路がロジック電源をオフす
る。
の動作を図３に基づいて説明する。まず、図３（ａ）に
示すように、シャッターの操作によるスイッチＳＷがオ
フされたとき、このスイッチのオフがロジック回路にお
いて認識されるが、図３（ｂ）に示すように、ロジック
回路が動作している間は、電源回路（ロジック電源）は
オンしたままである。そして、ロジック回路の動作が終
了した場合には、ロジック回路がロジック電源をオフす
る。
【０００６】ここで、ロジック回路は、図３（ｃ）に示
す発振回路からの信号を基に作成される図３（ｄ）に示
すロジックパルスをクロックとして動作している。そし
て、ロジック回路は、動作の開始時には、その初期動作
として、リセット動作を行わなければならない。
す発振回路からの信号を基に作成される図３（ｄ）に示
すロジックパルスをクロックとして動作している。そし
て、ロジック回路は、動作の開始時には、その初期動作
として、リセット動作を行わなければならない。
【０００７】ところが、発振回路はコンデンサを含んで
おり、電源オン時においてその出力のレベルは徐々に上
昇する。そこで、この発振回路の出力を電源のオンによ
ってすぐに立ち上がる電圧と比較することによって、リ
セットパルスを得ることができる。すなわち、発振器の
出力は、動作時において、Ｖ１〜Ｖ２の間で上下してお
り、電源オフ時には０に落ちる。そこで、スイッチＳＷ
のオンに伴うロジック電源の出力電圧の立上がり時に、
すぐに立ち上がるロジック電源の出力から作成された電
圧Ｖ１，Ｖ２より低い電圧Ｖ３と比較し、発振回路出力
が０から電圧Ｖ３に至るまでの間高レベルとなるリセッ
トパルスを作成し、これによってロジック回路をリセッ
トする。これによって、電源オン時にロジック回路はリ
セットされることになり、常に所定の動作が行われる。
おり、電源オン時においてその出力のレベルは徐々に上
昇する。そこで、この発振回路の出力を電源のオンによ
ってすぐに立ち上がる電圧と比較することによって、リ
セットパルスを得ることができる。すなわち、発振器の
出力は、動作時において、Ｖ１〜Ｖ２の間で上下してお
り、電源オフ時には０に落ちる。そこで、スイッチＳＷ
のオンに伴うロジック電源の出力電圧の立上がり時に、
すぐに立ち上がるロジック電源の出力から作成された電
圧Ｖ１，Ｖ２より低い電圧Ｖ３と比較し、発振回路出力
が０から電圧Ｖ３に至るまでの間高レベルとなるリセッ
トパルスを作成し、これによってロジック回路をリセッ
トする。これによって、電源オン時にロジック回路はリ
セットされることになり、常に所定の動作が行われる。
【０００８】
【発明が解決しようとする課題】ところが、上述のよう
に、発振回路はコンデンサを含んでおり、電源オフ時に
おいてもその出力は徐々に低下する。そこで、電源回路
がオフになった後もしばらくはＶ３以下にはならない。
このため、電源回路がオフされた後、発振回路出力がＶ
３以下になる前という悪いタイミング（スイッチオフか
ら図３にＡで示す期間経過後）で、シャッター等のスイ
ッチが操作された場合には、図３（ｅ）に示すように、
リセットパルスが発生することなくロジック回路が動作
を開始することになる。
に、発振回路はコンデンサを含んでおり、電源オフ時に
おいてもその出力は徐々に低下する。そこで、電源回路
がオフになった後もしばらくはＶ３以下にはならない。
このため、電源回路がオフされた後、発振回路出力がＶ
３以下になる前という悪いタイミング（スイッチオフか
ら図３にＡで示す期間経過後）で、シャッター等のスイ
ッチが操作された場合には、図３（ｅ）に示すように、
リセットパルスが発生することなくロジック回路が動作
を開始することになる。
【０００９】このような場合、例えば、ロジック回路の
中の記憶手段の記憶内容は、不特定であり、そのまま動
作することにより各種の誤動作が生じてしまうという問
題点があった。
中の記憶手段の記憶内容は、不特定であり、そのまま動
作することにより各種の誤動作が生じてしまうという問
題点があった。
【００１０】本発明は、上記問題点を解決することを課
題としてなされたものであり、スイッチの操作のタイミ
ングによらず、誤動作の発生を防止することができるオ
ンオフ制御回路を提供することを目的とする。
題としてなされたものであり、スイッチの操作のタイミ
ングによらず、誤動作の発生を防止することができるオ
ンオフ制御回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、外部から操作
されるスイッチのオンオフに応じて動作する出力トラン
ジスタと、この出力トランジスタからの信号によりオン
され、所定の電圧を出力するロジック電源と、このロジ
ック電源の出力電圧の供給を受け、上記スイッチの操作
に応じて所定の処理を行うと共に、処理が終了した場合
にロジック電源をオフして電圧の出力を終了させるロジ
ック回路と、前記スイッチのオフ動作からロジック電源
の出力が停止されるまでの所定期間、充電されるコンデ
ンサと、前記コンデンサの出力電圧が所定値になるまで
の所定の放電期間中は、前記コンデンサからの出力電圧
によって、前記出力トランジスタの動作を抑制する抑制
手段と、を有することを特徴とする。
されるスイッチのオンオフに応じて動作する出力トラン
ジスタと、この出力トランジスタからの信号によりオン
され、所定の電圧を出力するロジック電源と、このロジ
ック電源の出力電圧の供給を受け、上記スイッチの操作
に応じて所定の処理を行うと共に、処理が終了した場合
にロジック電源をオフして電圧の出力を終了させるロジ
ック回路と、前記スイッチのオフ動作からロジック電源
の出力が停止されるまでの所定期間、充電されるコンデ
ンサと、前記コンデンサの出力電圧が所定値になるまで
の所定の放電期間中は、前記コンデンサからの出力電圧
によって、前記出力トランジスタの動作を抑制する抑制
手段と、を有することを特徴とする。
【００１２】また、前記ロジック電源からの電圧供給を
受け発振する発振回路と、この発振回路からの出力を所
定のしきい値と比較し、ロジック電源の出力電圧の立上
がり時において発振回路の出力が所定のしきい値以上に
なるまでの間にリセットパルスを発生するリセットパル
ス発生回路と、をさらに含み、前記コンデンサの所定の
放電期間は、前記ロジック電源の出力停止に伴って発振
回路の出力がリセットパルス発生回路におけるしきい値
以下にまで低下する期間よりも長いことを特徴とする。
受け発振する発振回路と、この発振回路からの出力を所
定のしきい値と比較し、ロジック電源の出力電圧の立上
がり時において発振回路の出力が所定のしきい値以上に
なるまでの間にリセットパルスを発生するリセットパル
ス発生回路と、をさらに含み、前記コンデンサの所定の
放電期間は、前記ロジック電源の出力停止に伴って発振
回路の出力がリセットパルス発生回路におけるしきい値
以下にまで低下する期間よりも長いことを特徴とする。
【００１３】また、前記抑制手段は、前記出力トランジ
スタのベースに接続されて、前記コンデンサの出力電圧
によりオンすることによって、前記出力トランジスタの
ベースを所定電位に固定しその動作を抑制する抑制用ト
ランジスタを有することを特徴とする。
スタのベースに接続されて、前記コンデンサの出力電圧
によりオンすることによって、前記出力トランジスタの
ベースを所定電位に固定しその動作を抑制する抑制用ト
ランジスタを有することを特徴とする。
【００１４】
【作用】このように、本発明によれば、抑制手段が設け
られており、出力トランジスタの動作が所定期間禁止さ
れる。そこで、ロジック電源のオフからオンまでの期間
を所定以上の長さに設定することができる。
られており、出力トランジスタの動作が所定期間禁止さ
れる。そこで、ロジック電源のオフからオンまでの期間
を所定以上の長さに設定することができる。
【００１５】このため、ロジック電源の出力の立上がり
を鈍らせこれを利用してリセットパルスを発生し、ロジ
ック回路のリセットを行う場合等に、リセットパルスを
確実に発生できる。
を鈍らせこれを利用してリセットパルスを発生し、ロジ
ック回路のリセットを行う場合等に、リセットパルスを
確実に発生できる。
【００１６】すなわち、ロジック電源の出力により動作
するコンデンサを内蔵した発振回路の出力は、電源のオ
ンにしたがって、徐々に電圧が上昇し、所定の発振動作
を開始する。このため、この発振回路の出力を所定のし
きい値と比較することによって、所定のしきい値に至る
までの所定の期間高レベルとなるリセットパルスを得る
ことができる。
するコンデンサを内蔵した発振回路の出力は、電源のオ
ンにしたがって、徐々に電圧が上昇し、所定の発振動作
を開始する。このため、この発振回路の出力を所定のし
きい値と比較することによって、所定のしきい値に至る
までの所定の期間高レベルとなるリセットパルスを得る
ことができる。
【００１７】しかし、発振器の出力は、電源の立上がり
時に徐々に電圧が上昇すると共に、電源のオフ時にもそ
の電圧が徐々に下降する。したがって、ロジック電源の
オフの後、発振器の出力がリセットパルスを発生するた
めのしきい値にまで下降する前にスイッチがオンされ、
これに基づいてロジック回路が動作を開始した場合に
は、リセットパルスが発生されないままロジック回路が
動作を開始していまい、誤動作が発生してしまう。
時に徐々に電圧が上昇すると共に、電源のオフ時にもそ
の電圧が徐々に下降する。したがって、ロジック電源の
オフの後、発振器の出力がリセットパルスを発生するた
めのしきい値にまで下降する前にスイッチがオンされ、
これに基づいてロジック回路が動作を開始した場合に
は、リセットパルスが発生されないままロジック回路が
動作を開始していまい、誤動作が発生してしまう。
【００１８】ところが、本発明では、コンデンサに充電
された電圧によって、抑制手段がロジック電源の出力停
止後の所定の期間出力トランジスタの動作を禁止し、ロ
ジック電源の動作を禁止する。これによって、上述のよ
うな問題が解消される。
された電圧によって、抑制手段がロジック電源の出力停
止後の所定の期間出力トランジスタの動作を禁止し、ロ
ジック電源の動作を禁止する。これによって、上述のよ
うな問題が解消される。
【００１９】また、出力トランジスタのベースを他のト
ランジスタで所定の電位に固定することによって、簡単
な手段で、抑制手段を構成することができる。
ランジスタで所定の電位に固定することによって、簡単
な手段で、抑制手段を構成することができる。
【００２０】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、実施例の全体構成を示す回路図
であり、バッテリ１０は電圧ＶB を出力する。ロジック
電源１２はバッテリ１０からの電圧ＶB を受け、ロジッ
ク電圧ＶREG を出力する。このロジック電圧ＶREG はロ
ジック回路１４等の動作用の電源になる。
いて説明する。図１は、実施例の全体構成を示す回路図
であり、バッテリ１０は電圧ＶB を出力する。ロジック
電源１２はバッテリ１０からの電圧ＶB を受け、ロジッ
ク電圧ＶREG を出力する。このロジック電圧ＶREG はロ
ジック回路１４等の動作用の電源になる。
【００２１】スイッチＳＷは、バッテリ１０からの電圧
ＶB を一端に受け、他端が端子Ｐ１に接続されている。
端子Ｐ１は、抵抗Ｒ１，Ｒ２を介しグランドに接続され
ていると共に、抵抗Ｒ１，Ｒ２の接続点が、調整用の抵
抗Ｒ３を介し、ＮＰＮ型の出力トランジスタＱ１のベー
スに接続されている。従って、スイッチＳＷがオンされ
ると、抵抗Ｒ１，Ｒ２の接続点の電圧は所定の高レベル
になり、出力トランジスタＱ１がオンする。この出力ト
ランジスタＱ１のエミッタはグランドに接続されてお
り、コレクタはロジック電源１２に接続されている。そ
して、出力トランジスタＱ１によって、ロジック電源１
２はその動作が開始される。例えば、出力トランジスタ
Ｑ１に電流が流れることによって、ロジック電源１２の
動作開始用のスイッチがオンするようになっている。
ＶB を一端に受け、他端が端子Ｐ１に接続されている。
端子Ｐ１は、抵抗Ｒ１，Ｒ２を介しグランドに接続され
ていると共に、抵抗Ｒ１，Ｒ２の接続点が、調整用の抵
抗Ｒ３を介し、ＮＰＮ型の出力トランジスタＱ１のベー
スに接続されている。従って、スイッチＳＷがオンされ
ると、抵抗Ｒ１，Ｒ２の接続点の電圧は所定の高レベル
になり、出力トランジスタＱ１がオンする。この出力ト
ランジスタＱ１のエミッタはグランドに接続されてお
り、コレクタはロジック電源１２に接続されている。そ
して、出力トランジスタＱ１によって、ロジック電源１
２はその動作が開始される。例えば、出力トランジスタ
Ｑ１に電流が流れることによって、ロジック電源１２の
動作開始用のスイッチがオンするようになっている。
【００２２】一方、ロジック電源１２の電圧ＶREG はロ
ジック回路１４に供給されており、ロジック回路１４
は、電圧ＶREG の供給を受け、各種処理を行う。また、
発振回路１６もロジック電源１２からの電圧ＶREG の供
給を受け、所定の発振動作を行い、その出力信号をロジ
ック回路１４に供給する。なお、発振回路１６は端子Ｐ
４を介し外付けされているコンデンサ１６ａを利用し所
定の発振動作を行うものである。ロジック回路１４は、
発振回路１６の発振出力からロジックパルスを作成し、
このロジックパルスをクロックとして動作する。
ジック回路１４に供給されており、ロジック回路１４
は、電圧ＶREG の供給を受け、各種処理を行う。また、
発振回路１６もロジック電源１２からの電圧ＶREG の供
給を受け、所定の発振動作を行い、その出力信号をロジ
ック回路１４に供給する。なお、発振回路１６は端子Ｐ
４を介し外付けされているコンデンサ１６ａを利用し所
定の発振動作を行うものである。ロジック回路１４は、
発振回路１６の発振出力からロジックパルスを作成し、
このロジックパルスをクロックとして動作する。
【００２３】また、ロジック回路１４が所定の処理を行
っている間にロジック電源１２がオフされてしまっては
困るため、ロジック回路１４はロジック電源１２のオフ
を制御できるようになっている。すなわち、ロジック電
源１２は出力トランジスタＱ１のオンによって動作を開
始するが、出力トランジスタＱ１がオフされてもオフさ
れず、ロジック回路１４からの処理終了の信号を受けて
オフする。
っている間にロジック電源１２がオフされてしまっては
困るため、ロジック回路１４はロジック電源１２のオフ
を制御できるようになっている。すなわち、ロジック電
源１２は出力トランジスタＱ１のオンによって動作を開
始するが、出力トランジスタＱ１がオフされてもオフさ
れず、ロジック回路１４からの処理終了の信号を受けて
オフする。
【００２４】さらに、発振回路１６には、リセットパル
ス発生回路１８が接続されている。このリセットパルス
発生回路１８は発振回路１６からの出力を所定のしきい
値と比較するコンパレータによって構成されており、発
振回路１６の出力が所定のしきい値以下の時にリセット
パルスを出力する。
ス発生回路１８が接続されている。このリセットパルス
発生回路１８は発振回路１６からの出力を所定のしきい
値と比較するコンパレータによって構成されており、発
振回路１６の出力が所定のしきい値以下の時にリセット
パルスを出力する。
【００２５】一方、ロジック回路１４は、所定の動作が
終了した場合に、ロジック電源１２をオフすると共に、
スイッチＳＷがオフされ出力トランジスタＱ１がオフさ
れた後、ロジック電源１２がオフされるまでの間、高レ
ベルとなる信号を端子Ｐ３に入力する。
終了した場合に、ロジック電源１２をオフすると共に、
スイッチＳＷがオフされ出力トランジスタＱ１がオフさ
れた後、ロジック電源１２がオフされるまでの間、高レ
ベルとなる信号を端子Ｐ３に入力する。
【００２６】端子Ｐ３には、ＮＰＮ型のトランジスタＱ
２のベースが接続されており、このトランジスタＱ２コ
レクタは、抵抗Ｒ４，Ｒ５を介し電圧ＶB に接続されて
いる。従って、このトランジスタＱ２は、端子Ｐ３が高
レベルであれば、オンされることになる。
２のベースが接続されており、このトランジスタＱ２コ
レクタは、抵抗Ｒ４，Ｒ５を介し電圧ＶB に接続されて
いる。従って、このトランジスタＱ２は、端子Ｐ３が高
レベルであれば、オンされることになる。
【００２７】また、トランジスタＱ２のコレクタと抵抗
Ｒ４の接続点には、端子Ｐ２を介しコンデンサＣが接続
されている。そして、このコンデンサＣの他端は電池電
圧ＶB に接続されている。従って、トランジスタＱ２が
オフの時には、端子Ｐ２はＶB に保たれ、コンデンサＣ
の両端間電圧は０になっている。一方、トランジスタＱ
２がオンのときに、端子Ｐ２はグランドに接続されてい
るため、コンデンサＣの両端間電圧ＶB にまで充電され
る。
Ｒ４の接続点には、端子Ｐ２を介しコンデンサＣが接続
されている。そして、このコンデンサＣの他端は電池電
圧ＶB に接続されている。従って、トランジスタＱ２が
オフの時には、端子Ｐ２はＶB に保たれ、コンデンサＣ
の両端間電圧は０になっている。一方、トランジスタＱ
２がオンのときに、端子Ｐ２はグランドに接続されてい
るため、コンデンサＣの両端間電圧ＶB にまで充電され
る。
【００２８】抵抗Ｒ６，Ｒ７の接続点は、ＰＮＰ型のト
ランジスタＱ３のベースに接続されている。このトラン
ジスタＱ３のエミッタは、電圧ＶB に接続され、コレク
タは抵抗Ｒ６，Ｒ７を介し、グランドに接続されてい
る。そこで、トランジスタＱ３は、トランジスタＱ２が
オンの時にオンになる。
ランジスタＱ３のベースに接続されている。このトラン
ジスタＱ３のエミッタは、電圧ＶB に接続され、コレク
タは抵抗Ｒ６，Ｒ７を介し、グランドに接続されてい
る。そこで、トランジスタＱ３は、トランジスタＱ２が
オンの時にオンになる。
【００２９】抵抗Ｒ６，Ｒ７の接続点は、ＮＰＮ型のト
ランジスタＱ４のベースに接続されている。従って、ト
ランジスタＱ４はトランジスタＱ３がオンの時にオンに
なる。そして、トランジスタＱ４のコレクタは上述の抵
抗Ｒ１，Ｒ２の接続点に接続されている。抵抗Ｒ１，Ｒ
２の接続点は、抵抗Ｒ３を介し出力トランジスタＱ１の
ベースに接続されており、トランジスタＱ４がオンの時
には、出力トランジスタＱ１のベースは、グランドに落
され、出力トランジスタＱ１は必ずオフになる。すなわ
ち、トランジスタＱ４がオンの時には、スイッチＳＷが
オンであっても出力トランジスタＱ１がオンされること
はない。このように、トランジスタＱ４がトランジスタ
Ｑ１の動作を抑制する抑制用トランジスタとして機能す
る。
ランジスタＱ４のベースに接続されている。従って、ト
ランジスタＱ４はトランジスタＱ３がオンの時にオンに
なる。そして、トランジスタＱ４のコレクタは上述の抵
抗Ｒ１，Ｒ２の接続点に接続されている。抵抗Ｒ１，Ｒ
２の接続点は、抵抗Ｒ３を介し出力トランジスタＱ１の
ベースに接続されており、トランジスタＱ４がオンの時
には、出力トランジスタＱ１のベースは、グランドに落
され、出力トランジスタＱ１は必ずオフになる。すなわ
ち、トランジスタＱ４がオンの時には、スイッチＳＷが
オンであっても出力トランジスタＱ１がオンされること
はない。このように、トランジスタＱ４がトランジスタ
Ｑ１の動作を抑制する抑制用トランジスタとして機能す
る。
【００３０】なお、トランジスタＱ２のベースには、抵
抗Ｒ８，Ｒ９の接続点が接続されており、抵抗Ｒ８の他
端はグランドに接続され、抵抗Ｒ９の他端はＰＮＰ型の
トランジスタＱ５を介し、ロジック電源１２の出力電圧
ＶREG に接続されている。すなわち、トランジスタＱ５
のコレクタには抵抗Ｒ９が接続され、エミッタは電圧Ｖ
REG に接続されている。このため、ロジック電源１２が
動作中にトランジスタＱ５のベースに低レベルの信号を
供給し、トランジスタＱ５をオンすることによって、ト
ランジスタＱ２をオンして、トランジスタＱ３，Ｑ４を
オンすることができ、スイッチＳＷをオンしても出力ト
ランジスタＱ１がオンされることを禁止することができ
る。
抗Ｒ８，Ｒ９の接続点が接続されており、抵抗Ｒ８の他
端はグランドに接続され、抵抗Ｒ９の他端はＰＮＰ型の
トランジスタＱ５を介し、ロジック電源１２の出力電圧
ＶREG に接続されている。すなわち、トランジスタＱ５
のコレクタには抵抗Ｒ９が接続され、エミッタは電圧Ｖ
REG に接続されている。このため、ロジック電源１２が
動作中にトランジスタＱ５のベースに低レベルの信号を
供給し、トランジスタＱ５をオンすることによって、ト
ランジスタＱ２をオンして、トランジスタＱ３，Ｑ４を
オンすることができ、スイッチＳＷをオンしても出力ト
ランジスタＱ１がオンされることを禁止することができ
る。
【００３１】このような回路の動作について、図２に基
づいて説明する。まずスイッチＳＷのオフによって端子
Ｐ１の電位がグランドレベルに下がる。これによって出
力トランジスタＱ１は、オフされ、これがロジック回路
１４によって認識される。ロジック回路は、スイッチＳ
Ｗのオフに応じて所定の処理を行うが、この際にＰ３に
高レベルの信号を供給する。
づいて説明する。まずスイッチＳＷのオフによって端子
Ｐ１の電位がグランドレベルに下がる。これによって出
力トランジスタＱ１は、オフされ、これがロジック回路
１４によって認識される。ロジック回路は、スイッチＳ
Ｗのオフに応じて所定の処理を行うが、この際にＰ３に
高レベルの信号を供給する。
【００３２】このＰ３の高レベルによって、トランジス
タＱ２，Ｑ３，Ｑ４がオンされ、出力トランジスタＱ１
のオフ状態はそのまま固定される。一方、トランジスタ
Ｑ２のオンによって、端子Ｐ２がグランドレベルに落
ち、コンデンサの両端電圧はＶB に充電される。
タＱ２，Ｑ３，Ｑ４がオンされ、出力トランジスタＱ１
のオフ状態はそのまま固定される。一方、トランジスタ
Ｑ２のオンによって、端子Ｐ２がグランドレベルに落
ち、コンデンサの両端電圧はＶB に充電される。
【００３３】そして、ロジック回路１４は、スイッチＳ
Ｗのオフに応じた処理を終了すると、ロジック電源１２
の動作をオフすると共に、端子Ｐ３への高レベルの出力
が停止される。
Ｗのオフに応じた処理を終了すると、ロジック電源１２
の動作をオフすると共に、端子Ｐ３への高レベルの出力
が停止される。
【００３４】これによって、トランジスタＱ２がオフさ
れ、トランジスタＱ３のベースの電圧も上昇する。とこ
ろが、トランジスタＱ２のコレクタにはコンデンサＣが
接続されており、トランジスタＱ２がオンの時に、この
コンデンサＣの両端間電圧はＶB になっている。このた
め、トランジスタＱ２がオフになっても、コンデンサＣ
がトランジスタＱ２のコレクタ側の電圧を押し下げる。
そして、コンデンサＣへは抵抗Ｒ４，Ｒ５を介し電流が
供給されるため、端子Ｐ２の電圧は徐々に上昇すること
になる。
れ、トランジスタＱ３のベースの電圧も上昇する。とこ
ろが、トランジスタＱ２のコレクタにはコンデンサＣが
接続されており、トランジスタＱ２がオンの時に、この
コンデンサＣの両端間電圧はＶB になっている。このた
め、トランジスタＱ２がオフになっても、コンデンサＣ
がトランジスタＱ２のコレクタ側の電圧を押し下げる。
そして、コンデンサＣへは抵抗Ｒ４，Ｒ５を介し電流が
供給されるため、端子Ｐ２の電圧は徐々に上昇すること
になる。
【００３５】このようにして、端子Ｐ２の電圧がＶ５に
上昇するまでは、抵抗Ｒ５に所定の電流が流れるため、
トランジスタＱ３のベースは低レベルに維持され、トラ
ンジスタＱ３はオン状態を維持する。従って、ロジック
電源の動作が停止され、端子Ｐ３の電圧が下がった後も
所定の期間トランジスタＱ４がオンされ、出力トランジ
スタＱ１のオンが禁止される。そこで、トランジスタＱ
１は、スイッチＳＷのオフからＢで示す期間オンが禁止
される。
上昇するまでは、抵抗Ｒ５に所定の電流が流れるため、
トランジスタＱ３のベースは低レベルに維持され、トラ
ンジスタＱ３はオン状態を維持する。従って、ロジック
電源の動作が停止され、端子Ｐ３の電圧が下がった後も
所定の期間トランジスタＱ４がオンされ、出力トランジ
スタＱ１のオンが禁止される。そこで、トランジスタＱ
１は、スイッチＳＷのオフからＢで示す期間オンが禁止
される。
【００３６】発振回路１６は、ロジック電源１２により
動作するものであり、発振回路１６の出力ＯＣは、ロジ
ック電源１２のオフに伴い、下降する。そして、本実施
例においては、上述のように、ロジック電源１２のオフ
の後所定の期間は、コンデンサＣの作用によってトラン
ジスタＱ４がオンされたままになっており、出力トラン
ジスタＱ１がオンにならない。このため、出力トランジ
スタＱ１のオンによってロジック電源１２がオンされる
ことはない。そこで、ロジック電源１２がオンされるの
は、発振回路１６の出力ＯＣが所定の低レベルになって
からである。
動作するものであり、発振回路１６の出力ＯＣは、ロジ
ック電源１２のオフに伴い、下降する。そして、本実施
例においては、上述のように、ロジック電源１２のオフ
の後所定の期間は、コンデンサＣの作用によってトラン
ジスタＱ４がオンされたままになっており、出力トラン
ジスタＱ１がオンにならない。このため、出力トランジ
スタＱ１のオンによってロジック電源１２がオンされる
ことはない。そこで、ロジック電源１２がオンされるの
は、発振回路１６の出力ＯＣが所定の低レベルになって
からである。
【００３７】そして、ロジック電源１２がオフされた後
所定の時間がおかれれば、発振回路１６の出力ＯＣは必
ず、グランドレベルまで落ちる。そこで、次にスイッチ
ＳＷがオンされ、出力トランジスタＱ１がオンしたとき
には、発振回路１６の出力がしきい値Ｖ３に至るまでの
期間、リセットパルス発生回路１８からリセットパルス
が出力される。
所定の時間がおかれれば、発振回路１６の出力ＯＣは必
ず、グランドレベルまで落ちる。そこで、次にスイッチ
ＳＷがオンされ、出力トランジスタＱ１がオンしたとき
には、発振回路１６の出力がしきい値Ｖ３に至るまでの
期間、リセットパルス発生回路１８からリセットパルス
が出力される。
【００３８】このように、本実施例によれば、スイッチ
ＳＷのオンを所定の期間禁止することによって、スイッ
チＳＷをオンし、ロジック回路１４が動作を開始する場
合には、リセットパルス発生回路からリセットパルスが
必ず発生する。そこで、ロジック回路１４における誤動
作の発生を防止することができる。
ＳＷのオンを所定の期間禁止することによって、スイッ
チＳＷをオンし、ロジック回路１４が動作を開始する場
合には、リセットパルス発生回路からリセットパルスが
必ず発生する。そこで、ロジック回路１４における誤動
作の発生を防止することができる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
抑制手段が設けられており、出力トランジスタの動作が
所定期間禁止される。そこで、ロジック電源のオフから
オンまでの期間を所定以上の長さに設定することができ
る。
抑制手段が設けられており、出力トランジスタの動作が
所定期間禁止される。そこで、ロジック電源のオフから
オンまでの期間を所定以上の長さに設定することができ
る。
【００４０】そこで、電圧の立上がりにリセットパルス
を発生する構成をとった場合にも確実にリセットパルス
を発生することができ、ロジック回路の誤動作を抑制す
ることができる。
を発生する構成をとった場合にも確実にリセットパルス
を発生することができ、ロジック回路の誤動作を抑制す
ることができる。
【００４１】また、出力トランジスタのベースを他のト
ランジスタで所定の電位に固定することによって、簡単
な手段で、抑制手段を構成することができる。
ランジスタで所定の電位に固定することによって、簡単
な手段で、抑制手段を構成することができる。
【図面の簡単な説明】
【図１】実施例の構成を示す図である。
【図２】実施例の動作を示すタイミングチャートであ
る。
る。
【図３】従来例の動作を示すタイミングチャートであ
る。
る。
１０ バッテリ １２ ロジック電源 １４ ロジック回路 １６ 発振回路 １８ リセットパルス発生回路 Ｑ１ 出力トランジスタ
フロントページの続き (72)発明者 黒須 富男 東京都板橋区志村２丁目16番20号 株式 会社コパル内 (72)発明者 下山田 好孝 東京都板橋区志村２丁目16番20号 株式 会社コパル内 (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/28 G06F 1/00
Claims (3)
- 【請求項１】 外部からの操作されるスイッチのオンオ
フに応じて動作する出力トランジスタと、 この出力トランジスタからの信号によりオンされ、所定
の電圧を出力するロジック電源と、 このロジック電源の出力電圧の供給を受け、上記スイッ
チの操作に応じて所定の処理を行うと共に、処理が終了
した場合にロジック電源をオフして電圧の出力を終了さ
せるロジック回路と、 前記スイッチのオフ動作からロジック電源の出力が停止
されるまでの所定期間、充電されるコンデンサと、 前記コンデンサの出力電圧が所定値になるまでの所定の
放電期間中は、前記コンデンサからの出力電圧によっ
て、前記出力トランジスタの動作を抑制する抑制手段
と、 を有することを特徴とするオンオフ制御回路。 - 【請求項２】 請求項１記載の回路において、 さらに、 前記ロジック電源からの電圧供給を受け発振する発振回
路と、 この発振回路からの出力を所定のしきい値と比較し、ロ
ジック電源の出力電圧の立上がり時において発振回路の
出力が所定のしきい値以上になるまでの間にリセットパ
ルスを発生するリセットパルス発生回路と、 を含み、 前記コンデンサの所定の放電期間は、前記ロジック電源
の出力停止に伴って発振回路の出力がリセットパルス発
生回路におけるしきい値以下にまで低下する期間よりも
長いことを特徴とするオンオフ制御回路。 - 【請求項３】 請求項１又は請求項２に記載の回路にお
いて、 前記抑制手段は、 前記出力トランジスタのベースに接続されて、前記コン
デンサの出力電圧によりオンすることによって、前記出
力トランジスタのベースを所定電位に固定しその動作を
抑制する抑制用トランジスタを有することを特徴とする
オンオフ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08695294A JP3224177B2 (ja) | 1994-04-25 | 1994-04-25 | 電源オンオフ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08695294A JP3224177B2 (ja) | 1994-04-25 | 1994-04-25 | 電源オンオフ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295663A JPH07295663A (ja) | 1995-11-10 |
| JP3224177B2 true JP3224177B2 (ja) | 2001-10-29 |
Family
ID=13901215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08695294A Expired - Lifetime JP3224177B2 (ja) | 1994-04-25 | 1994-04-25 | 電源オンオフ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3224177B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09233813A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | 電源回路 |
| CN107749666B (zh) * | 2017-10-27 | 2021-03-05 | 天津津航计算技术研究所 | 一种小型无人机光电吊舱延时上电控制系统及控制方法 |
-
1994
- 1994-04-25 JP JP08695294A patent/JP3224177B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07295663A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030154230A1 (en) | Electronic device and camera | |
| US4916474A (en) | Camera having a CPU reset function | |
| JP2731528B2 (ja) | 直流電源瞬断検出装置 | |
| JP3224177B2 (ja) | 電源オンオフ制御回路 | |
| JPH01258459A (ja) | 電池を電源とした集積回路 | |
| JP2526572B2 (ja) | カメラ用電源回路 | |
| JP2002373037A (ja) | 電源制御装置 | |
| JP2863090B2 (ja) | 改良されたパワーオンシステム | |
| US5475654A (en) | Intermittent operation circuit | |
| JPH0142002B2 (ja) | ||
| JPH0834422B2 (ja) | 電力供給装置 | |
| JP3285975B2 (ja) | カメラ制御用バイポーラｉｃ | |
| JP2710074B2 (ja) | カメラ用制御回路 | |
| US4737807A (en) | Film rewinding device for camera | |
| JP2710103B2 (ja) | カメラ | |
| JPH0628831Y2 (ja) | 電源オン時リセット回路 | |
| JPH0751628Y2 (ja) | マイクロコンピユーターのリセット装置 | |
| JP2730112B2 (ja) | 直流２線式センサにおける電源リセット回路 | |
| JP2717829B2 (ja) | タイマ装置 | |
| JPH05168231A (ja) | 放電保護回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH1118414A (ja) | 電源制御装置 | |
| JP3036280B2 (ja) | タイマー回路 | |
| JPH0342496Y2 (ja) | ||
| JP2021026264A (ja) | 電子機器および制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |