JPH0142002B2 - - Google Patents
Info
- Publication number
- JPH0142002B2 JPH0142002B2 JP57051686A JP5168682A JPH0142002B2 JP H0142002 B2 JPH0142002 B2 JP H0142002B2 JP 57051686 A JP57051686 A JP 57051686A JP 5168682 A JP5168682 A JP 5168682A JP H0142002 B2 JPH0142002 B2 JP H0142002B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- turned
- circuit
- microprocessor
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 abstract 4
- 238000001514 detection method Methods 0.000 abstract 2
- 238000012544 monitoring process Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/002—Error detection; Error correction; Monitoring protecting against parasitic influences, e.g. noise, temperatures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
本発明は、電源瞬断による電子機器の誤動作を
防止する電源瞬断判定方式に関する。
防止する電源瞬断判定方式に関する。
少なくとも初期設定と動作モードの二つ以上の
モードをもつ装置においては、動作中に電源が断
状態になり再び電源が元にもどつたとき、以前の
動作モードに戻す必要のある場合が多い。しか
し、電源が断になつたり電源電圧が下つたりした
場合、特にマイクロプロセツサ等を用いた装置で
は、誤動作や暴走を防ぐ意味で装置をリセツトす
る機能が付設されているが、リセツトされるたび
に装置は初期設定モードに移る。これを防ぐた
め、従来は不輝発性の書き換え可能なメモリを使
用して、その動作状態を記憶させ、電源が断とな
りリセツトが解除された後に前記不輝発性メモリ
の内容を読出すことにより装置を不輝発性メモリ
に記憶してある状態、すなわち瞬断前の状態に設
定していた。
モードをもつ装置においては、動作中に電源が断
状態になり再び電源が元にもどつたとき、以前の
動作モードに戻す必要のある場合が多い。しか
し、電源が断になつたり電源電圧が下つたりした
場合、特にマイクロプロセツサ等を用いた装置で
は、誤動作や暴走を防ぐ意味で装置をリセツトす
る機能が付設されているが、リセツトされるたび
に装置は初期設定モードに移る。これを防ぐた
め、従来は不輝発性の書き換え可能なメモリを使
用して、その動作状態を記憶させ、電源が断とな
りリセツトが解除された後に前記不輝発性メモリ
の内容を読出すことにより装置を不輝発性メモリ
に記憶してある状態、すなわち瞬断前の状態に設
定していた。
しかし、この方法では装置の電源を投入すると
きは必ず初期設定の状態にするため、利用者が電
源をオフにするときにはそれを検出し、前記メモ
リに初期設定の状態を書き込む手段が必要であつ
た。そのため、前記メモリは構造が複雑で動作も
不安定となり高価になるという欠点があつた。
きは必ず初期設定の状態にするため、利用者が電
源をオフにするときにはそれを検出し、前記メモ
リに初期設定の状態を書き込む手段が必要であつ
た。そのため、前記メモリは構造が複雑で動作も
不安定となり高価になるという欠点があつた。
本発明の目的は、不輝発性メモリに一定の手段
を設けていたため複雑な回路構成となつていた記
憶装置を不要とするため、電源の断から接続に変
化する状態を電源投入であるのか、瞬断からの復
帰であるのか、判断する電源瞬断判定方式を提供
することにある。
を設けていたため複雑な回路構成となつていた記
憶装置を不要とするため、電源の断から接続に変
化する状態を電源投入であるのか、瞬断からの復
帰であるのか、判断する電源瞬断判定方式を提供
することにある。
前記目的を達成するために本発明による電源瞬
断判定方式は、電源の投入時、電源瞬断からの復
帰時、いずれの場合にもリセツトパルスを発生
し、マイクロプロセツサ等を使用した機器をリセ
ツトするリセツト回路と、時定数回路と、前記時
定数回路によりオンオフされるスイツチ素子と、
前記スイツチ素子を介して電源に接続され、一定
のパターンを発生するパターン発生器とを含み、
電源投入のときは電源投入時からオンしている前
記スイツチ素子を、前記リセツトパルスが消滅し
た後にオフして一定期間前記パターン発生器より
一定のパターンを発生させ、電源が瞬断のときは
オフしている前記スイツチ素子のオフ状態を保持
して前記パターン発生器の電源断を保持すること
により、前記機器の電源投入と電源瞬断からの復
帰とを区別するようにしてある。
断判定方式は、電源の投入時、電源瞬断からの復
帰時、いずれの場合にもリセツトパルスを発生
し、マイクロプロセツサ等を使用した機器をリセ
ツトするリセツト回路と、時定数回路と、前記時
定数回路によりオンオフされるスイツチ素子と、
前記スイツチ素子を介して電源に接続され、一定
のパターンを発生するパターン発生器とを含み、
電源投入のときは電源投入時からオンしている前
記スイツチ素子を、前記リセツトパルスが消滅し
た後にオフして一定期間前記パターン発生器より
一定のパターンを発生させ、電源が瞬断のときは
オフしている前記スイツチ素子のオフ状態を保持
して前記パターン発生器の電源断を保持すること
により、前記機器の電源投入と電源瞬断からの復
帰とを区別するようにしてある。
前記構成によれば、本発明の目的は完全に達成
される。
される。
以下、図面等を参照して本発明をさらに詳しく
説明する。
説明する。
第１図は本発明方式を適用した電源瞬断判定装
置の一実施例を示すブロツク図である。
置の一実施例を示すブロツク図である。
本実施例は時定数回路１と、この時定数回路１
の出力にベースが、エミツタが電源に接続された
PNPトランジスタスイツチ２と、PNPトランジ
スタスイツチ２のコレクタと電源端子が接続され
たメモリ（パターン発生器以後IDROMと呼ぶ）
３と、IDROM３とバスラインを通じて接続され
ているマイクロプロセツサ４と、マイクロプロセ
ツサ４のリセツト端子に接続されたリセツト回路
５とを含む。
の出力にベースが、エミツタが電源に接続された
PNPトランジスタスイツチ２と、PNPトランジ
スタスイツチ２のコレクタと電源端子が接続され
たメモリ（パターン発生器以後IDROMと呼ぶ）
３と、IDROM３とバスラインを通じて接続され
ているマイクロプロセツサ４と、マイクロプロセ
ツサ４のリセツト端子に接続されたリセツト回路
５とを含む。
第２図は、第１図における時定数回路の詳細を
示す回路図である。
示す回路図である。
同図において、抵抗７とコンデンサ６によつて
時定数が作られ、それに対応したコンデンサ６の
電圧がコンパレータ１２の正極入力に加えられ負
極入力には抵抗８および９により分圧された電圧
が加えられる。１０，１１は抵抗である。１３は
出力端子で、第１図におけるトランジスタスイツ
チ２のベースと接続される。
時定数が作られ、それに対応したコンデンサ６の
電圧がコンパレータ１２の正極入力に加えられ負
極入力には抵抗８および９により分圧された電圧
が加えられる。１０，１１は抵抗である。１３は
出力端子で、第１図におけるトランジスタスイツ
チ２のベースと接続される。
いま電源が投入されたとすると、抵抗７を通じ
てコンデンサ６が充電され、その電圧はコンパレ
ータ１２の正入力に加えられるが、その電圧が抵
抗８および９により分圧された電圧より低い間は
コンパレータの出力はLOWである。
てコンデンサ６が充電され、その電圧はコンパレ
ータ１２の正入力に加えられるが、その電圧が抵
抗８および９により分圧された電圧より低い間は
コンパレータの出力はLOWである。
このとき第１図におけるトランジスタスイツチ
２はONとなつている。
２はONとなつている。
コンデンサ６の充電が進み抵抗８と９で分圧さ
れる電圧より高くなるとコンパレータ１２の出力
はHIGHとなりトランジスタスイツチ２をOFF
にする。ここでコンデンサ６の端子電圧が電圧
0Vから抵抗８，９で分圧される電圧より高くな
るまでの時間は、第１図のリセツト回路５のリセ
ツト時間より十分長くなつている。
れる電圧より高くなるとコンパレータ１２の出力
はHIGHとなりトランジスタスイツチ２をOFF
にする。ここでコンデンサ６の端子電圧が電圧
0Vから抵抗８，９で分圧される電圧より高くな
るまでの時間は、第１図のリセツト回路５のリセ
ツト時間より十分長くなつている。
今、装置に電源が投入されると、時定数回路
１、トランジスタスイツチ２、リセツト回路５に
電源が接続される。このとき時定数回路１がトラ
ンジスタ２をONさせるため、トランジスタ２を
通じてIDROM３にも電源が接続される。リセツ
ト回路５によるリセツトが解除され、マイクロプ
ロセツサ４は正常動作に入りIDROM３を読む。
IDROM３にはまだ電源が接続されており、マイ
クロプロセツサ４はIDROM３の正しいデータを
読むことができ、それがあらかじめ決められた規
則に合致しているならば、マイクロプロセツサ４
は装置の電源が投入されてリセツトがかかり、そ
して解除されたと判断できる。
１、トランジスタスイツチ２、リセツト回路５に
電源が接続される。このとき時定数回路１がトラ
ンジスタ２をONさせるため、トランジスタ２を
通じてIDROM３にも電源が接続される。リセツ
ト回路５によるリセツトが解除され、マイクロプ
ロセツサ４は正常動作に入りIDROM３を読む。
IDROM３にはまだ電源が接続されており、マイ
クロプロセツサ４はIDROM３の正しいデータを
読むことができ、それがあらかじめ決められた規
則に合致しているならば、マイクロプロセツサ４
は装置の電源が投入されてリセツトがかかり、そ
して解除されたと判断できる。
第２図におけるコンデンサ６の充電が十分進む
と、トランジスタスイツチ２がOFFし、IDROM
３への電力供給が断たれる。この状態で装置への
電力供給が止まり、十分短い時間後に回復したと
するとリセツト回路５は動作し、マイクロプロセ
ツサ４にリセツトを与えるが第２図におけるコン
デンサ６の電荷は急速には放電されないためトラ
ンジスタスイツチ２はOFFのままである。ここ
でリセツトが解除されたとすると、マイクロプロ
セツサ４はIDROM３を読むが、IDROM３の電
源は断であるから、規則に合致したデータを読む
ことはできずマイクロプロセツサ４は装置が電源
の瞬断から復帰した状態と判断できる。もしも装
置の電源断が長く続き、コンデンサ２の電圧が抵
抗８，９による分圧以下になれば、電源を復帰し
たときマイクロプロセツサ４はIDROM３の正し
い値が読めるのでマイクロプロセツサ４により装
置は初期設定される瞬断といえないほどの長い電
源断、たとえば停電時などにむしろその方が望ま
しい。
と、トランジスタスイツチ２がOFFし、IDROM
３への電力供給が断たれる。この状態で装置への
電力供給が止まり、十分短い時間後に回復したと
するとリセツト回路５は動作し、マイクロプロセ
ツサ４にリセツトを与えるが第２図におけるコン
デンサ６の電荷は急速には放電されないためトラ
ンジスタスイツチ２はOFFのままである。ここ
でリセツトが解除されたとすると、マイクロプロ
セツサ４はIDROM３を読むが、IDROM３の電
源は断であるから、規則に合致したデータを読む
ことはできずマイクロプロセツサ４は装置が電源
の瞬断から復帰した状態と判断できる。もしも装
置の電源断が長く続き、コンデンサ２の電圧が抵
抗８，９による分圧以下になれば、電源を復帰し
たときマイクロプロセツサ４はIDROM３の正し
い値が読めるのでマイクロプロセツサ４により装
置は初期設定される瞬断といえないほどの長い電
源断、たとえば停電時などにむしろその方が望ま
しい。
この例ではIDROMへの電力の供給は電源投入
時のみであり、動作時は電力供給が行なわれない
ため電力消費が少なくなる点で効果的である。
時のみであり、動作時は電力供給が行なわれない
ため電力消費が少なくなる点で効果的である。
本発明は、以上詳しく説明したように時定数回
路を用いて、例えばIDROM等のパターン発生器
の信号の出力を制御することにより、高価な不輝
発性メモリを使うことなく、かつ安定に電源瞬断
からの復帰を検出し、以前の動作モードに装置に
もどすことを可能にする。
路を用いて、例えばIDROM等のパターン発生器
の信号の出力を制御することにより、高価な不輝
発性メモリを使うことなく、かつ安定に電源瞬断
からの復帰を検出し、以前の動作モードに装置に
もどすことを可能にする。
第１図は本発明方式を適用した電源瞬断判定装
置の一実施例を示すブロツク図、第２図は第１図
に示した時定数回路の回路図である。 １……時定数回路、２……トランジスタスイツ
チ、３……メモリ（パターン発生器）、４……マ
イクロプロセツサ、５……リセツト回路、６……
コンデンサ、７〜１１……抵抗、１２……コンパ
レータ、１３……時定数回路出力端子。
置の一実施例を示すブロツク図、第２図は第１図
に示した時定数回路の回路図である。 １……時定数回路、２……トランジスタスイツ
チ、３……メモリ（パターン発生器）、４……マ
イクロプロセツサ、５……リセツト回路、６……
コンデンサ、７〜１１……抵抗、１２……コンパ
レータ、１３……時定数回路出力端子。
Claims (1)
- １ 電源の投入時、電源瞬断からの復帰時、いず
れの場合にもリセツトパルスを発生し、マイクロ
プロセツサ等を使用した機器をリセツトするリセ
ツト回路と、時定数回路と、前記時定数回路によ
りオンオフされるスイツチ素子と、前記スイツチ
素子を介して電源に接続され、一定のパターンを
発生するパターン発生器とを含み、電源投入のと
きは電源投入時からオンしている前記スイツチ素
子を、前記リセツトパルスが消滅した後にオフし
て一定期間前記パターン発生器より一定のパター
ンを発生させ、電源が瞬断のときはオフしている
前記スイツチ素子のオフ状態を保持して前記パタ
ーン発生器の電源断を保持することにより、前記
機器の電源投入と電源瞬断からの復帰とを区別す
ることを特徴とする電源瞬断判定方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57051686A JPS58168119A (ja) | 1982-03-30 | 1982-03-30 | 電源瞬断判定方式 |
| EP83301815A EP0091281B1 (en) | 1982-03-30 | 1983-03-30 | Circuit arrangement for detecting restoration of a momentary interruption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57051686A JPS58168119A (ja) | 1982-03-30 | 1982-03-30 | 電源瞬断判定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168119A JPS58168119A (ja) | 1983-10-04 |
| JPH0142002B2 true JPH0142002B2 (ja) | 1989-09-08 |
Family
ID=12893768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57051686A Granted JPS58168119A (ja) | 1982-03-30 | 1982-03-30 | 電源瞬断判定方式 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0091281B1 (ja) |
| JP (1) | JPS58168119A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160333A (ja) * | 1984-01-30 | 1985-08-21 | ソニー株式会社 | 電子装置 |
| US4729089A (en) * | 1985-02-11 | 1988-03-01 | Carrier Corporation | Transient suppression for microprocessor controls for a heat pump air conditioning system |
| JPS61169444U (ja) * | 1985-04-08 | 1986-10-21 | ||
| JP2731528B2 (ja) * | 1987-12-28 | 1998-03-25 | 日本電気株式会社 | 直流電源瞬断検出装置 |
| EP0410030A1 (en) * | 1989-07-25 | 1991-01-30 | Unisia Jecs Corporation | Method and apparatus for preventing failure of a CPU |
| FI94703C (fi) * | 1992-05-05 | 1995-10-10 | Nokia Mobile Phones Ltd | Matkapuhelimen käyttökortin valvontapiiri |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3894247A (en) * | 1973-12-26 | 1975-07-08 | Rockwell International Corp | Circuit for initalizing logic following power turn on |
| US4234920A (en) * | 1978-11-24 | 1980-11-18 | Engineered Systems, Inc. | Power failure detection and restart system |
| IT1118947B (it) * | 1979-10-04 | 1986-03-03 | Indesit | Circuito elettronico di memorizzazione di dati in un apparato elettrodomestico |
| DE3110385A1 (de) * | 1980-03-21 | 1982-03-25 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Verfahren bei stromunterbrechung fuer eine von einem prozessor gesteuerte anlage und anlage zur durchfuehrung dieses verfahrens |
| CA1160753A (en) * | 1980-08-20 | 1984-01-17 | David R. Boothman | Microprocessor watchdog system |
-
1982
- 1982-03-30 JP JP57051686A patent/JPS58168119A/ja active Granted
-
1983
- 1983-03-30 EP EP83301815A patent/EP0091281B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0091281A3 (en) | 1985-02-20 |
| EP0091281A2 (en) | 1983-10-12 |
| JPS58168119A (ja) | 1983-10-04 |
| EP0091281B1 (en) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712196A (en) | Data processing apparatus | |
| JPH0142002B2 (ja) | ||
| US5831347A (en) | Apparatus for determining if the duration of a power failure exceeded predetermined limits | |
| JPH0460245B2 (ja) | ||
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JPH0519911A (ja) | 電源回路 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JPS6315954Y2 (ja) | ||
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0119479Y2 (ja) | ||
| JPH0751628Y2 (ja) | マイクロコンピユーターのリセット装置 | |
| JPH0726748Y2 (ja) | リセット回路 | |
| JPH0519912A (ja) | 制御機器 | |
| JPH022165B2 (ja) | ||
| JPH0517082A (ja) | エレベータの制御装置 | |
| JPH0421232Y2 (ja) | ||
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH0334689B2 (ja) | ||
| JPS642174Y2 (ja) | ||
| JPH0317474Y2 (ja) | ||
| JPS63288309A (ja) | 電子機器の電源スイッチング制御回路 | |
| JP2577128Y2 (ja) | マイクロコンピューターのリセット装置 | |
| KR910001885Y1 (ko) | 전원 인가시 메모리 보호회로 | |
| JPH0683492A (ja) | バックアップ電源監視回路 | |
| JPH01195559A (ja) | 電気機器のバックアップ記憶装置 |