JPS6315954Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はメモリ用電源の瞬断時及びオン・オフ
時にメモリに記憶された内容が破壊されぬ様にす
るメモリバツクアツプ回路に関する。

記憶素子としてICメモリを用いた記憶装置に
おいて、メモリバツクアツプ用にバツテリを備え
ることが多く行なわれている。従来第１図に示す
回路構成によりバツテリに充電すると共にメモリ
に対して電源を供給していた。第１図ａ回路の場
合、Vccがオン状態でメモリが動作する時、メモ
リの電源電圧はVccよりダイオードのジヤンクシ
ヨン電圧分低下した状態になるため、動作電圧マ
ージンが少なくなる。また充電回路を単純化する
ため、過充電にならない程度の抵抗Rcを用いた
方法を取つている。第１図ｂの回路の場合、充電
方式はａと同じだが、ダイオード・ジヤンクシヨ
ン電圧分を減じるため、トランジスタ・スイツチ
回路を設けて動作電圧マージンを改善している。
上記第１図の回路ではVccがオフとなりメモリ保
持の状態では、バツテリ１からRcを通つてメモ
リへ電源が供給されるが、メモリ・デイセイブル
の状態では消費電流が非常に少いため、通常Rc
での電圧ドロツプは問題にならないがVccのオ
ン・オフの過渡時にメモリ・イネーブルの状態が
１瞬でも起きた場合、メモリの消費電流が多くな
り、Rcでの電圧ドロツプが問題となる。このた
めバツテリより電源を供給している時にメモリの
アクセス状態が発生した場合にメモリの内容の破
壊が発生することがある。このため電源のオン・
オフ時にはリセツト信号を発生させメモリへのア
クセスを禁止する手段が広く行なわれている。し
かし電源電圧が変動し、メモリの安定動作領域よ
り外れた場合や電源電圧の瞬断等の場合の一時期
バツテリより電源が供給されることが多々あり、
この様な場合のメモリのアクセスの禁止は行なわ
れていなかつた。

又、他の方法では、例えば実願昭54−110106号
（実開昭56−27734号）のようにメモリバツクアツ
プ回路のために複数の新たな電源回路を設け、各
電源回路の電源立ち上がりタイミングのずれを用
いて制御信号を得ているものもある。しかし、複
数の新たな電源が必要であり、メモリ駆動用電源
の電圧を基に制御信号を得ているのではないた
め、電源の瞬断等においては有効に制御信号が得
られず、メモリの内容が破壊されることも発生す
る。

本考案は上述の点に鑑みなされたもので、電源
電圧の不安定時及びシステムの動作の不安定時に
確実にメモリをデイセーブルとするとともに、メ
モリへのクセスを防止し、安定したメモリバツク
アツプ回路を提案することを目的とする。

以下本考案の一実施例を図面を参照して説明す
る。

第２図に電源電圧監視回路２の例を第３図に、
そのタイミングチヤートを示す。図に示す如く、
電圧監視回路２の電源電圧と被監視電圧を兼ねる
Vccは抵抗R3及びR4により分圧され、この分圧
された電圧値と、〔｛電源電圧Vcc｝−｛定電圧源１
０の定電圧値｝〕の電圧値とが比較器１０の入力
に入力され比較器１０での電圧比較結果により、
比較器１０の出力と抵抗Ｒ５を介して接続されて
いるトランジスタTR３及び、抵抗Ｒ６を介して
接続されているトランジスタTR４がオン・オフ
される。そのタイミングチヤートは第３図に示す
如くである。抵抗Ｒ３及びＲ４の抵抗値及び定電
圧値たとえばツエナーダイオードの規格などを適
切な値を選択することにより極めて有効な電源電
圧監視ができる。多くの稼動実績を基にVcc＝＋
5V，R3＝1.25KΩ，R4＝3KΩ，定電圧電源用ツ
エナーダイオードを1.25Vタイプのものを使用す
ることにより第３図のV_SL＝0.8V，V_SH＝4.2Vの
ものが実現でき、正常稼動範囲外の電圧による装
置の誤動作のない電圧監視回路が実現する。

この電圧監視回路２を使用してメモリバツクア
ツプシステムを構成した構成例を第４図そのタイ
ミングチヤートを第５図に示す。電源Vccが立上
り、安定動作領域V_SHまで上昇する間又はVccが
V_SH以下の電位になつた場合は、メモリ及びシス
テム全体の動作も保証できない電圧であるため、
電圧監視回路２出力OUT1及びOUT2は出力トラ
ンジスタTR３及びTR４がオン状態でありロウ
レベル出力である。このためリセツト信号２４が
出力されメモリ及びシステムがデイセーブル状態
となつている。この時はバツクアツプ用バツテリ
よりメモリ電源が供給されている。そしてVcc電
位がV_SHに達した段階で電圧監視回路２の出力が
ハイレベルとなりTR５及びTR６がオン状態と
なりメモリにはVccよりの電源が供給される。そ
して抵抗Ｒ７及びＲ２とコンデンサＣ１より成る
積分回路の時定数時間経過後リセツト信号２４が
解除され、トランジスタTR７のエミツクがロウ
レベルとなりTR７がオン状態となりメモリのイ
ネーブル信号２２が出力され、システムの動作が
開始される。

システム稼動中にVccがV_SH以下になつた場合
には直ちに電圧監視回路の出力はロウレベルとな
りリセツト信号を出力すると共にメモリをデイセ
ーブル状態とする。そしてVccが再度V_SH電位以
上に上昇し前述の抵抗Ｒ７，Ｒ８及びコンデンサ
Ｃ１の時定数時間経過するまでリセツト状態及び
メモリデイセーブル状態となる。

この間メモリへの電源供給はVccがV_SH電位以
上の場合はVccより、V_SH電位以下の場合はバツ
テリ１より供給されている。

以上述べた様に、本考案によればメモリ駆動電
源の電圧を直接監視するため、当該駆動電源がメ
モリ安定動作範囲外にあるか無いかを無いかを確
実かつ正確に検出でき、電源電圧の瞬断を含めた
電源変動が発生しても、これを確実に検出でき
る。そしてメモリの駆動電源が所定動作範囲外に
ある時にはメモリをデイセーブル状態とするとと
もに、これ示すリセツト信号を同時に出力するた
め、コンピユータ等が誤つてメモリデイセーブル
中にアクセスし、正確に読み込めない、又は書き
込めないことによるプログラムの暴走等を発生す
ることが有効に防止できる。

このように、本考案においては、簡単な構成
で、電源変動によりメモリ破壊の発生しない、か
つシステムの暴走等の発生することのないメモリ
バツクアツプ回路が提供できる。

【図面の簡単な説明】

第１図は従来のメモリバツクアツプ用バツテリ
回路を示す図、第２図は本実施例の電圧監視回路
の回路図、第３図は本実施例の電圧監視回路の動
作タイミングチヤート、第４図は本実施例のメモ
リバツクアツプ回路を示す図、第５図は本実施例
のメモリバツクアツプ回路の動作タイミングチヤ
ートである。 図において、１……メモリバツクアツプ用バツ
テリ、２……電圧監視回路、１０……定電圧源、
１１……比較器である。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) メモリ駆動電源電圧が低下した場合にバツク
   アツプ用バツテリよりスタンバイ電源を供給す
   るメモリシステムにおいて、メモリ駆動電源電
   圧が安定動作範囲にあるか否かを監視する電圧
   監視手段と、該電圧監視手段がメモリ駆動電源
   の安定動作範囲外を検知した時に前記メモリに
   前記バツクアツプ用バツテリよりスタンバイ電
   源を供給する供給手段と、前記メモリ駆動電源
   の前記電圧監視手段の安定動作範囲外の検知中
   及び安定動作範囲外より安定動作範囲内への検
   知より一定時間の間前記メモリのメモリイネー
   ブル信号をメモリデイセーブルとすると共にシ
   ステムへリセツト信号を出力する保護信号出力
   手段とを備え、前記メモリの安定動作範囲外で
   の当該メモリへのアクセス及び記憶内容の破壊
   を防止することを特徴とするメモリバツクアツ
   プ回路。 (2) メモリイネーブル信号のメモリデイセーブル
   のタイミングとリセツト信号の出力タイミング
   を同タイミングとすることを特徴とする実用新
   案登録請求の範囲第１項記載のメモリバツクア
   ツプ回路。 (3) 電圧監視手段はメモリ駆動電源が所定の閾値
   以下となつたときに安定動作範囲外と検知する
   ことを特徴とする実用新案登録請求の範囲第１
   項又は第２項記載のメモリバツクアツプ回路。